Демодулятор сигналов относительной фазовой манипуляции

Демодулятор сигналов относительной фазовой манипуляции

Иллюстрации

Показать все

Реферат

 

Сокл Со"„етскиъ

Социалистических

Республик

<»1 6787:, 37 4- Й* d Ci и Ы. х.-1 1Й у 3

>. ли к АВТОРСКОМУ C"- !,Г,ЕТЕДЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 30.1177 (21) 254839б/18-09 (51)M. Кп.2 с присоединением заявки Ио—

H 04 L 27/22

Государственный комитет

СССР

»о делам изобретений и открытий (23) Приоритет(53) УДК б21.3 б, .4 (088,8) Опубликовано 0508.79, Бк>ллетень 4о 29

Дата опубликования описания 05.0879 (72) Авторы изобретения

В. Л. Банкет и Н. Н. Куртов (71) Заявитель

Одесский электротехнический институт связи им. A. С. НопoEэ (54) ДЕМОД ЛЯТОР СИ ": ОТНОСИТЕЛЬНОР

ФР.3ОБОЯ ИРНИ! УЛЯБИИ

Изобретение отHocH===. к электроснязи °

Известен демодулятор сигналов ггносительной аз оной мгнипуляш и, оодержаауй блск памятH н оследоэгтель- 5

Но соеди не нные фсрмироэ ат ель опор-I oro сигнала, перемножитель и интегратор, при этом второй эхсд перемножнтеля соединен с входом формирозателя опорного сигнала (1).

Однако в известном демодуляторе недостаточная помехоустойчивость.

Бель и з c=p e= ени я — поз ениe поме хоу стой чин ост и . 15

Для этого э демодулятор сигналов относительной фаэозой манипуляции, содержа дий блок памяти и последов ательно соединенные фор ыроэат ель опорного сигнала, пер множитель и 20 интегратор, при этом второй зхсд перемножителя соединен с входом Формирователя опорного сигнала, введены блок вычитания и сумматор, к входам которого подключены соответственно выходы блока памяти и интегратора, выход которого соединен с входом блока памяти и первым входом блока выч ит ани я, ко в-. opo э ходу ко1Л торого подключен выход блока памяти.

На чертеже изображена ст=укту-нг-. электрическая схема — е "поженного

"eìoäóë ят ср а .

Демодулятор содержит фсрмироз г-ель 1 опорного сигнала дерем с::H —.eпь 2, интегратср 3, блок пгмяти

4, сумматор 5 и блок вычитан«я б.

Демодулятор работает следуюим образом.

Входной сигнал, соотзетстэуюий передаче 1-й,".осылки, посту.-.гет на вход формирователя 1 и первый вход перелножителя 2. На второй вход перемножителя 2 о хода фср..сн--с э гт зля

1 поступает неманипулироэаннсе колебание, фаза которого с точностью до знака совпадает с фазой входного сигнала. Результаты перемножения, пропорциональные проекции с ; вектора 1-й посылки на вектор когерентного колебания, интегрируются интегратором 3 и 3 моменты времени, соответствую дне окончанию интервалоз инте грирозання отдельных посылок, поступают на вход блока памяти 4 и йервыа входы сумматора 5 и блока вычит ани я б . Блок памяти 4 имеет эр емя задержки, равное длительности элементарной ПосылK:- . На вторые входы сумматора 5 и блока вычитания б

678707

Формула изобретения

Г 1 а

Составитель Г. Серова

Редактор Л . Гел ьфма н Техред И. Лстало!r Е<зррект ор И.Муска

Заказ 4588/51 Тираж 775 Подписное ццИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская íào., д. 4/5

Филиал ПП,r Патент, .". ужгород,. ул. Пр;.-."ктна, 4 подается сигнал с в.:.вода блока памяти 4, сост."!ет .Тв:, о: ий на енкю проекции c(вектора (1 — 1) -й по=.1л)."си сигнала на гектор GHoðíoãî коле— банкя. Бы <о„rior сигнал су"... атора будет проПорц roíàëåH велкч гне (;. + Хi l > а блока вычитания б пропорц-:.опален (,. .;, —,1.; ) .

Поскольку апостериорные aeporrтности передачи равновероятн..х символов в когерентной система с однократной относительной фазовой ма-:èïóëÿöèåé 10

Пропорцион аль вы ги пер болин ски> r к осинусам суюсь и разности проекции

d.„. „ и д-;, а гиперболический косинус является четной монотонно возрастающей функцией .".одул= . ар гуманта, 15 предлагаемое устройство сохраняет информацию о величи re аг,cстеркорной

Вероятности скмIIGIIGB . Этo обеспечивает более высо:-:ую помехо,!ст о;!чкВость Io сравнеiIHю с и!рот oTHпGtr э () условиях приема сигналов с избыточностью.

Демодулятор си гн алов отн осител ьной Фазовой маниг!уляцки, содержашкй блок памяти и последовательно соединенные формирователь опорного сигнала, пере шожитель и интегратор, прк этом второй вход перемножителя соединен с входом формирователя опорногосигнала,отличаюций с я тем, что, с целью г!овьпаения помехоустойчивости, введены блок вычитания и сумматор, к входам которого подключены соотв ет ств енно выходы блока памяти и интегратора, выход которого соединен с входом блока памя=..". H первым входом блока вычитанкя, к второму входу которого подключен выход блока памяти .

Иcòo÷íHêè информации, принятые во вниманке при эксгерткзе

1 . Заеэдный A. М . и др . Фаэораэностная модуляция, М., Связь, 19б7, с. 19.