Устройство микропрограммного управления

Устройство микропрограммного управления

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕПЛЬСТВУ (61) Дополнительное к авт. свмд-ву (22) Заявлено 260477 (21) 2479592/18-24 с присоедимемием заявки М (23) Приоритет

Опублмковамо150879. Бюллетень М 30

Дата опубликования описания 1508.79

Союз Советских

Социалистических

Республик

<11679980 (51)M. Кл.

G 06 F 9/12

Государственнмй коннтет

СССР но делан нзобретеннА н открытнА (53) УДК681.325 (088. 8) (72) Авторы изобретения

A. Г. Андрущенко, И. П. Барбаш, Г. Н. Тнйонькин, С.Н. Ткаченко и Н.Ф. Фомин (71) Заявитель (54) УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ

Изобретение относится к области вычислительной техники, в частности к устройствам микропрограммного управления, и может быть использовано в системах обработки данных.

Известно устройство микропрограммного управления, содержащее запоминающие блоки, два блока проверки условий, два элемента И, регистры адре- 1О са и триггеры блокировки (1). т С + -С +2 + к Pn cu Pn к где Гсц — время считывания в блоке памяти; п — время записи адреса микрокоманды в регистр адреса

Недостатками устройства являются незначительное быстродействие и повышенные затраты оборудования. 15

Наиболее близким к изобретению по технической сущности и достигаемому результату является устройство микропрограммного управления, содержащее два блока памяти, два регистра адреса, два коьакутатора, два элемента И и триггер, причем выход каждого коммутатора соединен с первым входом .соответствующего регистра адреса, первый и второй входы каждого блока памяти соединены с выходами соответствующих регистра адреса и элемента И, каждый вход устройства соединен с первыми входами одного элемента И и другого коммутатора (2).

Недостатки такого устройства— сложность и низкое быстродействие.

Сложность устройства обусловлена использованием в нем двух триггеров со счетным входом. Низкое быстродействие устройства также связано с использованием триггеров со счетным входом, а также с тем, что при необходимости реализации перехода от нечетной (четной) микрокоманды к нечетной (четной) адрес следующей микрокоманды считывается иэ одного блока памяти, записывается в другой регистр адреса и затем через другой коммутатор записывается в регистр адреса, соответствующий тому блоку памяти, с которого была считана данная микрокоманда. При этом полупериод следования тактовых импульсов по каждому входу устройства не может превышать величины 1,определяемой следующим выражением:

679980

Структурная схема устройства приведена на чертеже, Устройство микропрограммного управления содержит триггер 1, коммутаторы 2, 3, регистры адреса 4, 5, элементы И б, 7, блоки памяти 8, 9, входы 10, 11. Позициями 12, 13 и

14, 15 обозначены соответственно первые и вторые выходы блоков памяти.

Устройство работает следующим образом.

Триггер 1 осуществляет управление работой устройства. Если он находится н единичном (нулевом) состоянии, то открыт элемент И б(7) и разрешается считывание тактовым импульсом, поступающим на вход 10(11), информации с блока памяти 8(9). Предположим, что в исходном состоянии тригrep 1 находится в единичном (нулевом) состоянии, а на регистре 4(5) находится адрес микрокоманды, подлежащей считыванию. Поскольку элемент И. (7)6 открыт, то первый тактовый импульс, поступающий с входа устройства 10(11) на первый вход .элемента И б(7), считывает с блока памяти 8(9) микрокоманду. Далее устройство может функционировать в двух режимах. Первый режим соответствует чередованию четных (нечетных) и нечетных (четных) микрокоманд, Во втором режиме реали40

à — время срабатывания коммутатора.

Частота поступления тактовых импульсов Хт на каждый иэ входов устройства не может превышать величины т „, определяемой следующим выражением: сч т 2 2(t +2< я+, Таким образом, необходимость записи кода адреса следующей микроко" манды сначала в один регистр адреса, а потом перезаписи его через коммутатор в другой регистр адреса и, кроме того, применение триггерон со счетным вхОдом, обладающих более низким быстродействием, чем триггер с раздельным входом, существенно снижает быстродействие такого устройства.

Цель изобретения — повышение быстродействия и упрощение устройства.

Постанленная цель достигается тем, 20 что первый и второй выходы триггера соединены с вторыми входами соответственно первого и нторого элементов И, первые ныходы первого и второго блоков памяти соединены с первыми входами второго и первого коммутаторов, вторые выходы первого и второго блоков памяти соединены соотнетстненно с вторыми входами второго и первого коммутаторов и с соответствующими входами триггера, а вторые выходы первого и второго коммутаторов соединены с вторыми нходами первого и второго регистров адреса. зуются переходы от нечетных (четных) к нечетньм (четным) микрокомандам.

При работе устройства в первом режиме со второго выхода 14(15) блока памяти 8(9) считывается каждый раэ единичный сигнал, который поступает на нулевой (единичный) вход триггера 1 и переводит его в нулевое (единичное) состояние, в котором открыт элемент И 7(6) . Одновременно с первого выхода 12(13) блока памяти 8(9) адрес следующей микрокоманды поступает на перный вход коммутатора 3 (2), на второй вход которого поступает сигнал с выхода 14 (15) блока памяти 8 (9), наличие которого предопределяет запись адреса микрокоманды с первого выхода коммутатора 3 (2) через первый вход на регистр адреса

5(4), В дальнейшем работа устройства повторяется аналогично описанному.

Во втором режиме устройство функционирует следующим образом. На втором выходе 14 (15) блока памяти 8 (9) сигнал отсутствует. Поэтому триггер 1 ост ан ется н единичном (нулевом) coc"" тоянии, при котором открыт элемент И

6(7). Одновременно с первого выхода 12(13) блока памяти 8(9) адрес следующей микрокоманды поступает на первый нход коммутатора 3(4). Отсутствие сигнала на втором входе коммутатора 3(4) предопределяет запись адреса микрокоманды со B oðoão выхода коммутатора 3(2) через второй вход на регистр адреса 4(5). С приходом тактового импульса на вход ll считывается микрокоманда с блока памяти

8(9) . Если после этой считываемой микрокоманды необходимо вновь реализовать второй режим, то процесс понторяется аналогично описанному.

Полупериод следования тактовых импульсов по каждому входу устройства не превышает неличины ; определяемой следующим выражением:

+Y + Г, сц

Частота поступления тактовых импульсов fT на каждый из входов устройства не может превышать величины f,определяемой следующим выражени 1 4

Т2 2 2(Ссч+ С ю т к)

Использование нового элемента— триггера с раздельными входами позволяет упростить устройство по сравнению с известным устройством.

Подключение единичного входа триггера к выходу одного блока памяти, нулевого — к выходу другого блока памяти, нулевого выхода ко входу одного элемента И, а единичного — ко входу другого элемента И позволяет использовать триггер для управления работой устройства. Поскольку триггер с раздельными входами обладает более нысоким быстродействием, чем триггер со счетным входом, то введение в схему одного триггера с

679980

Формула изобретения

Тираж 7 80 Подпи сное

ЦНИИПИ Заказ 4795/44

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 раздельными входами повышает быстродействие устройства в целом.

Подключение второго выхода каждого блока памяти ко второму входу другого коммутатора позволяет определить направление записи адреса следующей микрокоманды с выхода блока памяти (в соответствующий или другой регистр адреса).

Подключение первого выхода каждого блока памяти к первому входу другого коммутатора предназначено для 10 передачи кода адреса следующей микрокоманды на коммутатор.

Подключение второго выхода каждого коммутатора ко второму входу других регистров позволяет записывать 15 адрес следующей микрокоманды с выхода коммутатора на другой регистр адреса.

Таким образом, введение указанных связей позволяет повысить быстродействие устройства по сравнению с известным устройством за счет записи адреса следующей микрокоманды с выхода блока памяти через коммутатор непосредственно в нужный регистр адреса (в тот, с которого она должна считываться в следующем такте), минуя перезапись с одного регистра на другой.

Устройство микропрограммного управления, содержащее два блока падва регистра адреса, два коммутатора, два элемента И и триггер, причем выход каждого коммутатора соединен с первым входом соответствующего регистра адреса, первый и второй входы каждого блока памяти соединены с выходами соответствующих регистра адреса и элемента И, первый вход устройства соединен с первыми входами первого элемента И и второго коммутатора, второй вход устройства соединен с первыми входами второго элемента И и первого коммутатора, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и упрощения устройства, первый и второй выходы триггера соединены со вторыми входами соответственно первого и второго элементов И, первые выходы первого и второго блоков памяти соединены с первыми входами второго и первого коммутаторов, вторые выходы первого и второго блоков памяти соединены соответственно со вторыми входами второго и первого коммутаторов и с соответствующими входами триггера, а вторые выходы первого и второго коммутаторов соединены со вторыми входами второго и первого регистров адреса соответственно.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 437072, кл. G F 9/12, 1972.

2, Авторское свидетельство CCCP

Р 451080, кл. G 06 F 9/12, 1974 (прототип) .