Ячейка памяти для регистра сдвига

Ячейка памяти для регистра сдвига

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалисткческих

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву 9 570108 (22) Заявлено 110577 (21) 2484527/18-24 (51)М. Кл.2 г 11 С 19/28 с присоединением заявки Но

Государственный комитет

СССР по делам изобретений н открытий (23) Приоритет— (53) УДН 681.327.66 (088. 8) Опубликовано 150879. Бюллетень М 30

Дата опубликования описания 180879 (72) Авторы изобретения

П.И. Зуб и Е.И. Семенович (71) Заявитель (54) ЯЧЕЙКА ПАМЯТИ ДЛЯ РЕГИСТРА СДВИГА

Изобретение относится к области вычислительной техники, может найти применение при построении квазистатических регистров сдвига и является усовершенствованием известн-. огоо устройства, описанного в авт. св. Р 570108.

В основном изобретении по авт. св. 9 570108 описана ячейка памяти для регистра сдвига, содержащая ком- мутирующий МДП-транзистор и инвертор, выполненный на последовательно включенных нагруэочном и ключевом

МДП- транзисторах, причем сток нагрузочного МДП-транзистора подключен к . шине питания, исток коммутирующего

МДП-транзистора подключен к затвору ключевого транзистбра, а сток — к тактовой шине и к затвору нагруэочного МДП-транзистора t11 ° 20

При последовательном соединении таких ячеек памяти образуется динамический регистр сдвига..

Недостатком известной ячейки памяти для регистра сдвига. является большое потребление мощности эа счет постоянного протекания тока, так как один из ключевых транзисторов всегда открыт, а нагрузочные транзисторы открыты постоянно.

Целью дополнительного изобретени я является уменьшение потребляемой мощи ос ти .

Поставленная цель достигается тем, что в ячейку памяти регистра сдвига по авт. св. 9 570108 введены конденсатор и два дополнительных

МДП-транзистора, соединенные триггеро ной связью, истоки которых .соединены со стоком ключевого МДП-транзистора, сток первого дополнительного

МДП-транзистора через конденсатор подключен к соответствующей тактовой шине, а сток второго дополнительного МДП-транзистора — к шине питания.

Такое техническое решение обеспечивает кваэистатический режим работы ячейки памяти в составе регистра, что значительно уменьшает потребляемую мощность, так как токи в инверторах текут только во время действия тактовых сигналов °

На фиг. 1 представлена.электрическая схема ячейки памяти для регистра сдвига; на фиг. 2 — временная диаграмма сигналов на тактовых шинах.

Устройство выполнено на восьми

МДП-транзисторах 1-8 и одном конденсаторе 9. Коммутирующий транзистор 1 и инвертор, состоящий из нагрузоч680055 ного 2 и ключевого 3 транзисторов, образуют первый каскад ячейки, а коммутирующий транзистор 4 и инвертор, состоящий из нагрузочного 5 и ключевого б транзисторов, — второй каскад. Затвор транзистора 1 соединен с входом 10 ячейки, сток соединен с затвором транзистора 2 и подключен к первой тактовой шине 11. Сток транзистора 4 соединен с затвором транзистора 5 и подключен ко второй тактовой шине 12. Сток дополнительного транзистора 7 соединен с затвором транзистора 8 и первым выводом конденсатора 9, второй вывод которого подключен к третьей такто- вой шине 13. Затвор транзистора 7 соединен со стоком транзистора 8 и подключен к шине питания 14, к которой подключены стоки транзисторов

2 и 5, истоки транзисторов 3 и б подключены к общей шине 15. Истоки транзисторов 7 и 8 соединены между собой и подключены к стоку транзистора 3, являющемуся выходом первого каскада. Сток транзистора б служит выходом 16 ячейки .

Если на вход ячейки подано напряжение логического нуля, то во время действия тактового сигнала на шине

11 транзистор 3 закрыт, а через открытый транзистор 2 происходит заряд узловой емкости 17 на входе второго каскада до напряжения логической единицы. По окончании действия тактового сигнала на шине 11 транзистор 2 закрывается, на узловой емкости 17 запоминается напряжение логической единицы.

На высоких частотах (обычно выше

10 кГц), когда время между окончанием тактового сигнала на шине 11 и началом тактового сигнала на шине

12 недостаточно для разряда токами утечки емкости 17 до напряжения ниже логической единицы, нет необходимости в подаче тактовых сигналов на шину 13. На низких же частотах, когда пауза между тактовыми сигналами на шине 11 и 12 велика, необходимо подавать тактовые сигналы на шину

13. При этом с помощью конденсатора

9 на затвор транзистора 8 передается дополнительное напряжение. Транзистор 8 открывается, и происходит подзаряд емкости 17 от источника питанйя" 14.

При подаче на шину 12 тактового сигнала открывается транзистор 6

При подаче на вход 10 ячейки на10 пряжения логической единицы во время

Формула изобретения

30 так как на затворе транзистора 4— напряжение логической единицы. Поскольку крутизна характеристик транзистора б во много раз выше, крутизны характеристик транзистора 5, на выходе 16 ячейки устанавливается напряжение логического нуля. Так происходит запись, хранение и сдвиг напряжения логического нуля. действия тактового сигнала на шине

11 открывается транзистор 3.А так как крутизна характеристик транзистора 3 значительно выше крутизны характеристик транзистора 2, узловая емкость 17 разряжается через открытый транзистор

3 на общую шину до напряжения логического нуля. При этом через постоянно открытый транзистор 7 происходит разряд конденсатора 9. В результате чего под затвором конденсатора 9 исчезает канал, служащий второй обкладкой этогО конденсатОра. Поэтому при подаче тактовых сигналов на шину 13 на затвор транзистора 8 не передается дополнительное напряжение. Транзистор 8 закрыт. На узловой емкости

17 хранится напряжение логического нуля. По приходу тактового сигнала на шину 12 транзистор б не откроется, так как закрыт транзистор 4. В итоге на выходе 16 ячейки устанавливается напряжение логической единицы °

Ячейка памяти для регистра сдвига по авт. св. Р 570108, о т л и ч а ю щ а я с я тем, что, с целью уменьшения потребляемой мощности, она содержит конденсатор и два дополнительных МДП-транзистора, соединенные триггерной связью, истоки которых соединены со стоком ключевого МДПтранзистора, сток первого дополнительного ИДП-транзистора через конденсатор подключен к соответствующей тактовой шине, а сток второго дополнительного ЬЩП-транзистора — к шине питания.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 570108, кл. G 11 С 19/28, 03.11.75 (прототип).

680055 и и

12 0

Составитель IO Ушаков

Редактор Н. Белявская Техред М.Келемеш Корректор Г. Решетник

Тираж 681 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и о ..крытиЯ

113035, Москва, Ж-35, Раушская наб., д. 4/5

3аказ 4802/48

Филиал ППП Патент, r. Ужгород, ул . Проектная,. 4