Двухпороговый частотный компаратор

Двухпороговый частотный компаратор

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕЫ ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

CoKIB Советских

СОцналнстмчвских

Республнк (6l ) Дополнительное к авт. свнд-ву№ 450338 (22) Заявлено 16.05.74 (21) 2024545/18-21 с присоединениене заявки М (23) Прнорнтет—

Гвеудврстаенный квинтет

СССР на делам нзебретенхй н аткрытнй

Опубликовано1 5.08.79. Бюллетень ¹ 30

Дата опубликования описания 17.08.79

В. М. Славинский, М. К. Смиттен, Г. М. Нунупаров и 3. А. Черняк (72) Авторы изобретения (7!) Заявитель Ордена Трудового Красного Знамени институт горного дела им. А. A. Скочинского (54) ДВУХПОРОГОВ61Й ЧАСТОТН61Й КОМПАРАТОР

Изобретение относится к импульсной технике.

В основном авторском свидетельстве

¹ 450338 описан двухпороговый компаратор, содержаший исто.:ник статистического .

5 сигнала, синхронизатор начала измерения логический элемент И, задатчик времени единичного измерения, накопитель анализируемых импульсов, дешифраторы, задатчнки порогов соабатывания деши4ратора, накопитель сннхроимпульсов, блок формирования управляюших импульсов, задатчики числа циклов отработки и анализа и исполнительные элементы f11.

Недостатком данного устройства явля15 ется нестабильность его работы при дистанционном управлении.

Uemь изобретения — повышение стабиль ности работы компаратора при дистанционном управлении.

Поставленная цель достигается тем, что в двухпороговый компаратор, содержаший источник статистического сигнала, синхронизатор начала измерения, логический

2 элемент И, задатчнк времени единичного измерения накопитель анализируемых импульсов, дешифраторы, задатчнки порогов срабатывания дешифратора, накопитель синхроимпульсов, блок формирования управляюшых им пульсов, задатчих числа циклов отработк.. . и анализа и исполнительные элементы введены сдвигакниий регистр, два блока логических элементов И, два формирователя н пульт дн станционного управления с двумя выключателями, которые соединены с входами формирователей, выход первого из которых подключен ко входу сдвигаюшего регистра, а выход второго соединен с первыми входами всех логических элементов

И блоков логических элементов И, восходы которых соединены поразряднс с входамы задатчиков соответственно верхнего и нижнего порогов срабатывания, а вторые входы упомянутых логических элементов

И блока логических элементов И соединены пораз лдно с выходами сдвигающего пег истра, исод переполнения второго п. дключен ко входам обнуления задатчи680143

«ов верхнего и нижнего порогов.срабатывания .

Структурная электрическая схема компаратора приведена на чертеже.

Описываемый компаратор содержит источник статистического сигнала 1, синхронизатор начала измерения 2, логический элемент И 3, задатчик времени единично"о.накопителя 4, накопитель анализируемых импульсов 5, дешифраторы 6, 7, за- е0 датчики верхнего и нижнего порогов срабатьевания 8, 9, накопитель синхроимпульсов 10, блок формирования управляющих импульсов 11, задатчик числа циклов ow работки 12, задатчик числа циклов анали- " за 13, исполнительные элементы 14, 15, сдвигающий регистр 16, блоки 17, 18 лое гических элементов И, формирователи 19, 20 и пульт дистанционного леравления21, состоящий из двух Выключателей 22, 23.

Принцип работы компаратора заключается В СЛЕЛУюеееем.

Статистический сигнал от источника 1 поступает непрерывно на вход логическо25 го «злемееета И 3.

Синхронизатор начала измерения 2 в моменты Времен, Выбранные для проведения анализа, выдает одиночньее импульсы. Каждый из этих импульсов, пройдя задатчик

Времени единичного накопления 4, опреде30 ляет момент ееачала и длительность еди ничпого цикла анализа, открывая на заданное время логический элемент И 3. В тс."чение такта импульсы от источника 1 гее " ступают на накопитель анализируемых им- З5 пульсов 5 и запоминаются, В то. же время синхроимпуеп с от синхронизатора начала измерения 2 заломи-. ееается в накопителе сеенхроимпульсов

ЕО

Число циклОВ единичееОГО анализа ее даваемое задатчиком числа циклов стра ботки 12, зависит от параметров статистического сигнала и требуемой точности

В чализа. Если за заданное число циклов еди45 ничного анализа число на накопитеее ана лизируемых импульсов 5 не достигнет знаЧЕНИН, ОПРелеленного задатчиком нижнего порога срабатывая-я 9, то блок формирования управляющих импульсов 11 выдаст

50 импул". . на включение исполнительного элемента 15, производящего отработку Обна= руженяого рассогласования.

Время отработки задается с и;" .-. -Ощью задатч иха числа циклОВ Отработк " 1 2, Оп

РЕДЕЛЯЮЦЕЕГО ВРЕМЯ НВХОжДЕНИЯ ИСПОЛНИ»" тельных элементов во включенном сост— инни. Зхо достигается счетом Определен ного числа синхроимпульсов на накопителе синхроимпульсов 10.

Если за заданное число циклов единич ного анализа число на накопителе анализируемых импульсов 5 превысит значение верхнего порога срабатывания, определенное задатчиком верхнего порога срабатывания 8, то на выходе блока формирования управляющих импульсов 11 появится импульс, который включит исполнительный элемент 14. Время пребывания его во включенном состоянии задается аналогично описанному выше для нижнего порога срабатывания.

Если за заданное число циклов единичного анализа число на накопителе анализируемых импульсов 5 будет находиться в пределах между порогами срабатывания, то сигналов на отработку не поступит, Накопители 5 и 10 через время, обусловленное заданным числом циклов единич ного анализа, переводятся в нулевое состояние и процесс анализа возобновляется.

Численные значения верхнего и нижнего порогов срабатывания вводятся в задат чики 8 и 9 следующим образом.

Бклеочение выключателя 22 в пульте дистанционного управления вызывает по.явление импульса, который формируется .*.а формирователе 19 и записывается в первой ячейке сдвигающего регистра 16.

В результате на входе первого логического элемента И в блоке 17 появляется разрешающий потенциале После этого необ ходим о замкнуть Выключатель 23 столько раз, сколько единиц требуется ввести

В первый разряд задатчика верхнего порога срабатывания 8. Например, если выключатель 23 замкнуть три раза, то на выходе первого логического элемента И блока 17 появится три импульса, которые запишутся в первом разряде задатчика 8.

На вторых входах всех логических элементов И блоков 17, 18 кроме первого имеется запрещающий потеепеиал с выходов сдвигающего регистра 16, поэтому от импульсов с выхода формирователя 20 срабатывает только первый логический элемент И блока 17. Если теперь Выключатегь 22 замкнуть еще раз, то на сдвиговом рее истре запишется 2-й Импульс„а разрешающий сигнал появится на следуюver. логическом элементе И блока. Теперь после Включения выключателя 23 шесть раз, на выходе 2-го логического элемента И блока 17 появится лесть импульсов, которые и запишутся во 2-й разряд задатчика B. Операции В указанной Выше после680143

2О

25 довательности продолжаются до тех пор, пока во все разряды задатчиков 8 и 9 не будут записаны числа, соответствуюшие значениям пороговых установок.

По окончании записи пороговых уставок на сдвиговом регистре 16 записано столько импульсов, сколько разрядов имеется в обеих эадатчиках порогов срабатывания 8 и 9. Следуюший импульсов вызывает переполнение и самообнуление сдвигового регистра 16, B результате на выходе переполнения появляется сигнал, обнуляюший содержимое всех разрядов задатчика 8 и 9. После этого устройство готово к записи новь х значений пороговых ус- <5 тановок.

Формула изобретения

Двухпороговый частотный компаратор по авторскому свидетельству% 150338, о т л и ч а ю ш и и с я тем, что, с целью повьпиения стабильности работы при

6 дистанционном управлении, в него введе» ны сдвигаюший регистр, два блока логических элементов И, два формирователя и пульт дистанционного управления с двумя выключателями, которые соединены с вьтходами формирователей, выход первого из которых подключен ко входу сдвигаюшего регистра, а выход второго соединен с первыми входами всех логических элементов И блоков логических элементов И, вьтходы которых соединены поразрядно со входами эадатчиков соответственно верхнего и нижнего порогов срабатывания, а вторые входы упомянутых логических элементов И блоков логических элементов И соединены поразрядно .с выходами сдвнгаюшего регистра, вход переполнения которого подключен ко входам обнуления эадатчиков верхнего и нижнего порогов срабатывания.

Источники информации, принятые воо внимание при экспертизе

1. Авторское свидетельство СССР

Л 450338, кл. Н ОЗ 9 13/00, 1974.

НИИПИ Заказ 4810/53 ираж 1060 Подгисиое

Филиал.ППП Патент, г. Ужгород, ул. Проектная, 4;