Устройство защиты от помех

Устройство защиты от помех

Иллюстрации

Показать все

Реферат

 

r "

1 т

ИЗОБРЕТЕН ИЯ

Союз Советских

Соцвталыстнкескм

Респубпмк

<„,680188

К АВТОРСКОМУ СВИДВТЙЛЬСТВУ (61) Дополнительное к авт. свиа-ву

2 (Я) М. Кл, (22) Заявлено14.04.77 (2l) 2473205/18-09 с присоединением заявки №

Н 04 В 15/00

Гаеударстевнкый комитет

СССР но делом извбрвтвний

s открытий (23) Приоритет

Опубликовано 15.08.793юллетень № 30 (53) УДК 621.391. .82 (088.8) Дата опубликования описания 18.08.79 (72) Автор. изобретения

И. М. Соколов (71) Заявитель (54) УСТРОЙСТВО ЗАЩИТЫ ОТ ПОМЕХ

Изобретение относится к радиотехнике и может использоваться в радиотехнических устройствах различного назна- чения при обработке и выделении сигналов из шумов и помех.

Известно устройство зашиты от помех, Ю содержащее последовательно соединенные преобразователь код-напряжение и блок сравнения, а также блок управления и квантователь во времени (11.

Однако известное устройство обпада- тО ет недостаточной точностью обнаружения при наличии изменяющихся фоновых помех.

Цель изобретения — повышение поме хоэашищенности от фоновых помех.

Для этого в устройстве зашиты от помех, содержащем последовательно соединенные преобразователь код-напряжение и блок сравнения, а также блок управления и квантователь во времени, между выходом квантователя во времени, подключенного к выходу блока сравнения,, и входом преобразователя код-напряжение включены последовательно соединенные первый коммутатор, сумматор, оперативный запоминающий блок и второй коммутатор, а между выходом блока управления и адресным входом оперативного запоминающего блока включены последовательно соединенные делитель частоты и формирователь адреса, причем входы управления преобразователя код-напряжение, второго коммутатора, сумматора и формирователя адреса подключены к соответствующим выходам блока управления, при этом входом "внешние константы" являются вторые входы обоих комму таторов и установочный вход делителя частоты, второй выход которого соединен с входом считывания оперативного запоминающего блока, а третий — с управляющим входом первого коммутатора, причем второй вход сумматора соединен с выходом второго коммутатора.

На чертеже приведена структурная электрическая схема предложенного устройства, 3

680188 стояние.

Перед началом работы из устройства формирования констант через вход внеш- 20 ние константы" вводятся: заданный порог блока сравнения 4 (только для первой строки) через второй коммутатор 10 и преобразователь код-напряжение 3, хоэф25 фициент делення частоты делителя частоты 7 для всего кадра (определяет длительность участков, на которые разбиваются все строки при использовании телевизионной развертки), константа ложных

30 тревог в сумматор 2 через первый коммутатор 9.

При подаче импульса "начало хадра" в формирователе адреса 6 устанавливается 1-й адрес и запускается генератор

35 блока управления 8, который вырабатывеет серию импульсов, необходимых для работы устройства защиты от помех.

При этом на все время сушествования развертки первой строки второй комму40 татор 10 подключает выход формирователя констант к входам преобразователя код-напряжение 3 и сумматора 2. На время Существования импульса начало кадра" в сумматоре 2 устанавливается режим работы "вычитание, и вход сумматора 2 подключается через первый коммутатор 9, управляемый от делителя частоты 7, к выходу формирователя констант т.е. в сумматоре 2 устанавливаФ

50 ется порог с вычитанием допустимых ложных тревог.

По первому адресу из оперативного запоминающего блока 5 выбирается порог

55 для первого участка (при развертке первой строки он не используется). С исчезновением импульса начало кадра" первый коммутатор 9 на время работы делителя

Устройство защиты от помех содержит квантователь во времени 1, сумматор 2, преобразователь код-напряжение 3, блок сравнения 4, оперативный запоминаюший блок 5, формирователь адреса 6, делитель частоты 7, блок управления 8 и первый и второй коммутаторы 9, 10.

Устройство защиты от помех работает следующим образом.

При подаче импульса "сброс блок уп- 0 равления 8 вырабатывает импульсы, обеспечивающие установку формирователя адреса 6, сумматора 2, делителя частоты

7, квантователя во времени 1, преобразователя код-напряжение 3, первого и вто15 рого коммутатора 9 и 10 и оперативного запоминающего блока 5 в исходное сочастоты 7 подключает выход квантователя во времени 1 к входу сумматора 2, который будет работать в этом случае в режиме "сложения, При заполнении делителя частоты 7 в оперативный заломинаюший блок 5 по первому адресу записывается из сумматора 2 вычисленный порог, который в дальнейшем будет использован для такого же участка, но второй строки. Далее, при установке делителя частоты 7 в исходное состояние, в формирователе адреса 6 устанавливается следуюший, второй адрес, по которому из оперативного запоминаюшего блока 5 выбирается порог для второго участка (при развертке первой строки он не используется). С приходом каждого следующего импульса хвантования, после установки делителя частоты 7 в исходное состояние устройство зашиты от помех работает подобно описанному выше, как при возникновении импульса "начало кадра

С приходом каждого следующего импульса "начало строки" устройство работает подобно описанному для первой строхя, только второй коммутатор 10 подключается к выходу оперативного запоминаюшего блока 5 на время развертки всех остальных строк„кадра. При поступлении импульса начало строки" сначала по первому адресу из оперативного запомпнаюшего блока 5 выбирается порог для первого участка текушей строки, вычисленный для первого же участка, но в предыдушей строке, и подается на входы преобразователя код-напряжение 3 и сумматора 2. Во время сушествования импульса "начало строки" в сумматоре 2 устанавливается порог с учетом ложных тревог. После исчезновения импульса начало строки" и при работе делителя частоты 7 в сумматоре 2 вычисляется порог, соответствующий реальным условиям, который при заполнении делителя частоты 7 записывается в оперативный запоминающий блок 5 по первому адресу, и будет использоваться для установки порога первого участка, но уже последуюшей строки. При установке делителя час тоты 7 в исходное состояние в формирователе адреса 6 формируется следуюший второй адрес, по которому из оперативного запоминающего блока 5 выбирается порог для второго участка данной строки.

С приходом каждого следующего импульса квантования после установки делителя частоты 7 в исходное состояние устрой680188

Составитель A. Сагадиев

Редактор Л. Гельфман Техред С. Мигай Корректор C Патрушева

Заказ 4813/55 Тираж 775 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, .Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужт.ород, ул. Проектная, 4 ство зашиты от помех работает подобно описанному выше. С приходом импульса

"конец кадра устройство устанавливает ся в исходное состояние, а с приходом импульса начало кадра цикл работы повторяется.

Предложенное устройство обеспечивает возможность работы как при постоянном фоне (как это было в прототипе), так и при изменяющемся фоне, а также позволяет повысить точность и надежность работы за счет обеспечения возможности отслеживания за уровнем IIo» мехи практически в реальном масштабе времени".

Формула изобретения

Устройство защиты от помех, содержащее последовательно соединенные преобразователь код-напряжение и блок сравнения, а также блок управления и квантователь во времени, о т л и ч аю щ е е с я тем, что, с целью повышения помехозашищенности от фоновых помех, между выходом квантователя во времени, подключенного к выходу блока сравнения, 6 и входом преобразователя код-напряжение включены последовательно соединенные первый коммутатор, сумматор, оперативный запоминающий блок и второй коммутатор, а между выходом блока управления и адресным входом оперативного запоминающего блока включены последовательно соединенные делитель частоты и формирователь адреса, причем входы управления преобразователя код-напряжение, второго коммутатора, сумматора и формирователя адреса подключены к соответствующим выходам блока управленкя, при этом входом "внешние константы являются вторые входы обоих коммутаторов и установочный вход делителя частоты, второй выход которого соединен с входом считывания оперативного запомянающега блока, а третий — с управляющим входом первого коммутатора, причем второй вход сумматора соединен с выхо» дом второго коммутатора.

Источники информации, принятые во внимание при экспертизе

1. Патент США Ле 3778825, кл. 343.7, 1973.