Устройство для приема дискретной информации, закодированной корректирующим кодом

Устройство для приема дискретной информации, закодированной корректирующим кодом

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е (II)680I89

ИЗОБРЕТЕКИ Я

Союз Советских

Сацизлистических

Республик .

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 05.01.78 (21) 2563193/18-09 с присоединением заявки ¹ (23) Приоритет (51) М. Кл. -

Н 041 1/10

Н 041 17/16

Государст:е!!ный комитет (43) Опубликовано 15.08.79. Бюллетень ¹ 30 (53) УДК 621.394.14 (088.8) по делам изобра!ений и открытий ! (45) Дата опубликования описания 15.08.79 (72) Автор»! изобретения

С. С. Белкания и В. H. Анисимов (71) Заявитсль (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ДИСКРЕТНОЙ

ИНФОРМАЦИИ, ЗАКОДИРОВАННОЙ КОРРЕКТИРУЮЩИМ

КОДОМ

Изобретение относится к технике передачи данных.

Извссп!о устройство для приема дискретной информации, закодированной корректирующим кодом, содержащее объеди-!

Вснныс по входу накопитель и декодируюIIIIIII iблок, выход которого подключен к вход, блока управления, выходы которого соответственно подключены к управляющим входам выходного накопителя и первого и

Второго блоков памяти, информационные

Входы которы:; объединены с первым информационным гходом выходного накопителя и с одним из входов блока мажоритарного сложения, к двум другим входам которого подключены соответственно выход пс13!30ГО Олока памяти и Выход ВторОГО блока памяти, объединенный с другим информациош;ым Входом выходного накопитслт! (1).

ОДВ I Ko II II3ccTIIÎc Уст130!!ство of) !аласT недостаточным быстродействием.

Цель изобретения — повышение быстродействия устройства.

Для этого в устройство для приема дискретной информации, закодированной корректирующим кодом, содержащее объединенные по входу накопитель и декодирующий блок, выход которого подключен к входу блока управления, выходы которого соответственно подключены к управляющим входам выходного накопителя и пеpВого н второго блоков памяти, информацио:!ные входы которых объединены с первым информационным входом выходного иаков!псля и с одни I из входов блока мажоритарного сложения, к двум другим входам коTîðого подключспы соответственно выход первого блока i!ail!IT!«I выход второго блоIð к, гамягн, объсд!!нснный с друп)м информацио:! Ым входом Выходного накопителя, Введены последовательно соединенные селектор и сумматор по модулю два, а также

»лет!с:!т И.т)11, к одному из входов которо, ), 0 подкл)0 )с! i Выход Олока мажоритарного ело ксп!;я, а Выход элемента ИЛИ подклюi!cII к Входу пако !Втсля, выход которого ! .Одключсн к объсд;шенным ннформацнонIIIfiI Входам первого н второго блоков lIHмяти через сумматор по модулю два, а вход сслсl(TOplf подключен Дополнительному

Выходу дскоднрую!цсго блока, выходы селектора 3одклю )сны к соответствующим

Входам дскоднру30щсго блока и блока упр .Влс)(пя, дополнительный выход которого подключсн к другому входу сумматора по

,.одулю два.

На чертеже представлена структурная электрическая схема предложенного устройства.

680189

0 0 ь)

Устройство для приема дискретной информации, закодированной корректирующим кодом, содержит элемент ИЛИ 1, накопитель 2, дскодирующий блок 3, блок управления передачей 4, селектор 5, сумматор

rro модулю два 6, выходной накопитель 7, псргый блок памяти 8, второй блок памяги 9, блок мажоритарного сложения 10.

Устройство работает следующим образом.

На вход элемента ИЛИ 1 поэлементно поступают элементные кодовые комбинации, с выхода которого принимаемые кодовые комбинации также поэлементно поступают на входы накопителя 2 и декодирующего блока 3.

B случае отсутствия или необнаружения ошибок с выхода накопителя 2 принятые кодовые комбинации через сумматор по модулю два 6 поэлементно поступают на вход выходного накопителя 7, с выхода которого в случае необнаружения ошибок в следующей кодовой комбинации элементы поступают на рсгистрирующее устройство.

При обнаружении в принятой кодовой комбинации ошибки с выхода декодирующего блока 3 в блок управления передачей

4 поступа т сигнал ошибки. Если возникшая в кодовой комбинации ошибка исправляема, то принятые кодовые комбинации с выхода накопителя 2 через сумматор по модулю два 6 иоэлементно поступают на вход выходного накопителя 7, при этом селектор 5 выделяет импульсы для исправления в сумматоре по модулю два 6 искаженных элементов и устранения влияния исправленных разрядов на содержимое декодирующего блока 3. Если возникшая в кодовой комбинации ошибка неисправляема, то с выхода селектора 5 в блок управления передачей 4 поступает сигнал, под воздействием которого сигналом с выхода блока управления передачей 4 осуществляется блокировка выхода выходного накопителя 7.

При этом элементы комбинации, предшествующие ошибочной, записанные в выходном накопителе 7, стираются сигналом с выхода блока управления передачей 4, открывается информационный вход первого блока памяти 9 и элементы комбинации, принятой с ошибкой, и следующих за ней комбинаций записываются в блоке памяти

9, а их признаки запоминаются в блоке управления передачей 4, причем принятым без ошибки или с исправленными ошибками кодовым комбинациям присваивается признак «О», а принятым с ошибкой — признак «1».

В случае отсутствия или исправления ошибок в запрашиваемой комбинации при повторении на выходах блока управления передачей 4 образую-ся соответствующие сигналы, по которым повторяемые комби25

З0 3

ОД

4" ,0

00 нации записываются на вход выходного накопителя 7 непосредственно или с выхода первого блока памяти 9.

Если принятая при первом и повторном приемах комбинация содержит неисправлясмые ошибки, то ее запрашивают вновь. B этом случае цикл блокировки начинается сначала.

В случае невозможности исправить ошибку в запрашиваемой комбинации при повторении выход накопителя 7 блокируется вновь, При этом на выходе блока управления передачей 4 после приема каждой комбинации будет образован сигнал, в соответствии с которым элементы повторяемой комбинации записываются во втором блоке памяти 8, стираются, записываются в псрвом блоке памяти 9 вместо записанных там при псрвом прис ме элементов соогвстствующсй комбинации. В последнем случас в блок управления передачей 4 записывается признак «О» вместо записанного там признака «1».

При приеме запрашивасмой комбинации в третий раз независимо от наличия или отсутствия ошибок блокировка выхода накопителя 7 не производится. При этом на выходе блока управления передачей 4 образуются сигналы, в соответствии с которыми комбинация, принятая без ошибки или с исправленными ошибками хотя бы один раз из трех, выдается на вход накопителя 7 или непосредственно с выхода сумматора по модулю два 6 или с выхода первого блока памяти 9. В случае приема комбинации с ошибкой и невозможности исправить ошибку все три раза блок управления передачей 4 образует сигналы, в соответствии с которыми декодирующий блок

3 и селектор 5 приводятся в исходное состояние, а элементы этой комбинации с выходов сумматора по модулю два 6 и обоих олоков памяти 8 и 9 подаются на входы блока 10 для мажоритарного сложения, где путсм поэлементного мажоритарного сложения их образуются новые элементы, поступающие через второй вход элемента

ИЛИ 1 в промсжуточный накопитель 2 и дскодирующий блок 3. При этом в промежуточном накопителе 2 формируется кодовая комбинация, соответствующая отмажоритированным элементам. Если сформированная таким образом кодовая комбинация нс будет содержать ошибок или будет содержать исправляемые ошибки, то она через сумматор по модулю два 6 поступает на вход выходного накопителя 7, если же содержащиеся в ней ошибки неисправляемы, то комбинация запрашивается вновь, и весь цикл блокировки начинается сначала.

Технико-эконом ическая эффективность предложенного устройства заключается в повышении быстродействия, 680189

Формула изобретения

Составитель О. Кабарихо

Редактор Л. Гельфман Техред А. Камышникова Коррек"ор O. Данишеа»

Заказ 2014/10 Изд. № 514 Тираж 780 Подиисиос

НПО «Поиск» Государственного комитета СССР по делам изобретений и открыгий

113035, Москва, Ж-35, Раушска: иаб., д. 4/5

Типографии, пр. Сапунова, 2

Устройство для приема дискретной информации, закодированной корректирующим кодом, содержащее объединенные по входу накопитель и декодирующий блок, выход которого подключен к входу блока управления, выходы которого соответственно подключены к управляющим входам выходного накопителя и первого и второго 10 блоков памяти, информационные входы которых объединены с первым информационным входом выходного накопителя и с одним из входов блока мажоритарного сложения, к двум другим входам которого подключены соответственно выход первого блока памяти и выход второго блока памяти, объединенный с другим информационным входом выходного накопителя, о т л и ч а ющ е с с я тем, что, с целью повышения быстродействия, введены последовательно соединенные селектор и сумматор по модулю два, а также элемент ИЛИ, к одному из входов которого подключен выход блока мажоритарного сложения, а выход элемента ИЛИ подключен к входу накопителя, выход которого подключсн к объединенным информационным ьходам первого и второго блоков памяти через сумматор по модулю два, а вход селектора подключен к дополнптсчьному выходу декодирующего блока, выходы селектора подключены к соответствующим входам декодирующего блока и блока управления, дополнительный выход которого подключен к другому входу сумматора по модулю два.

Источник информации, принятый во внимание прп экспертизе

1. Авторское свидетельство СССР

Ме 531293, кл. Н 041 1 10, 1974.