Цифровой частотно-фазовый детектор

Цифровой частотно-фазовый детектор

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ к лвтоаскомю свидипвьствю

Союз Советских

Социалистических

Республик. (11168 1 574 (61) Дополнительное к авт. саид-aye 574864 (22) Заявлено 140977 (21) 2526157/18-09 с присоединением заявки М(23) ПриоритетОпубликовано 2 08.79. Бюллетень Hо З1

Дата опубликования описания 250879 (51)М. Кл.

H 04 L 27/14

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 621.376. .9(088.8) (72) Авторы изобретения ю. и. Алехин, и. и. кириллов и с. А. сингосин (71) Заявитель (54 ) ЦИФРОВОИ ЧАСТОТНО-ФАЗОВЫЙ ДЕТЕКТОР

Изобретение относится к радиотехнике и может использоваться в системах радиосвязи и измерительной техники.

По основному авт. св. 9 574864 известен цифровой частотно-фазовый детектор, содержащий два основных триггера, первые выходы которых подключены к входам узла сброса, выход которого соединен с первыми входами основных триггеров, два ключа, дополнительный триггер и два блока опознавания последовательности импульсов, первые входы которых соединены с вторыми входами основных триггеров, а выходы дополнительного триггера подключены к управляющим входам ключей, информационные входы которых соединены с вторыми выходами основных триггеров и вторыми входами блоков опознавания последовательности импульсов, выходы которых подключены к входам дополнительного триггера. 25 Однако этот детектор имеет недостаточное быстродействие.

Целью изобретения является повышение быстродействия. . Для этого в цифровой частотнофазовый детектор, содержащий два основных триггера, первые выходы которых подключены к входам узла сброса, выход которого соединен с первыми входами основных триггеров, два ключа, дополнительный триггер и два блока опознавания последовательности импульсов, первые входы которых всоединены с вторыми входами основных триггеров, а выходы дополнительного триггера подключены к управляющим входам ключей,информационные входы которых соединены с вторыми выходами основных триггеров и вторыми входами блоков опознавания пос" ледовательности импульсов, выходы которых подключены к входам дополнительного триггера, введены четыре элемента И-НЕ, инвертор, два элемента задержки и триггер индикации, причем входы первого элемента И-НЕ подключены к выходам блоков опознавания последовательности импульсов, первые входы второго и третьего элементов И-НЕ подключены к управляющим входам ключей, вторые входы второго и третьего элементов И-НЕ объединены и соединены с выходом инвертора, подключенного своим входом к выходу узла сброса, третьи входы второго и третьего элементов

681574

Формула изобретения

И-НЕ через соответствующие элементы задержки подключены к первым выхо- дам основных триггеров, входы четвертого элемента И-НЕ соединены с выходами второго и третьего элементов И-HE а выход четвертого элемен. та И-HE подключен к первому входу триггера индикации, второй вход которого соединен с выходом первого элемента И-НЕ..

На чертеже привелена структурная электрическая схема предлагаемого детектора.

Цифровой частотно-фазовый детектор содержит два основных триггера

1 и 2, дополнительный триггер 3, узел 4 сброса, два блока 5 и 6 опоз- 15 навания последовательности импульсов, два ключа 7 и 8, инвертор 9, два элемента. 10 и 11 задержки, первый второй, третий и четвертый элементы

И-НЕ 12-15 соответственно, триггер щ

16 индикации.

Устройство работает следующим образом.

Приходящие на вторые входы основных триггеров 1 и 2 короткие импульсы вызывают их опрокидывание, причем в зависимости от знака предшествующей частотной расстройки на выходе одного из основных триггеров 1 или 2 формируются короткие импульсы, а на выходе другого получаются импульсы с длительностью, пропорциональной разности фаз. При одинаковой частоте повторения входных импульсов, что соответствует режиму синхронизации, выходные колебания основных триггеров через ключи 7 и 8 соответственно поступают на выходы частотно-фазового детектора.

Если в данный момент времени импульсы с длительностью, пропорциональ-40 ной разности фаэ, формируются основный триггером 1, то дополнительный триггер 3 находится в состоянии, разрешающем прохождение через ключ

7 импульсов основного триггера 1. 45

Одновременно разрешающий потенциал подается и на вход третьего элемента И-НЕ 14. Поскольку окончание импульса основного триггера 1 вызывается появлением импульса на выходе узла 4 сброса, то задержанный элементом 11 задержки импульс основного триггера 1 и инвертированный инвертором 9 импульс сброса совпадают на третьем и втором входах соотвественно третьего элемента И-НЕ 14 во времени. На выходе третьего элемента И-НЕ 14 формируется короткий импульс, который через четвертый элемент И-НЕ 15 устанавливает триггер 16.в состояние, соответствую- 60 щее режиму синхронизации.

При отсутствии режима синхронизации частота повторения импульсов на вторых входах триггеров 1 и 2 отличается одна от другой. Если частота импульсов, поступающих на второй вход основного триггера 1, выше частоты импульсов, поступающих на второй вход основного триггера 2, то на выходе блока 5 периодически появляются импульсы, следующие с разностной частотой. Первый из этих импульсов опрокидывает дополнительный триггер 3 в противоположное состояние и ключ 7 закрывается. Кроме того, опрокидывание дополнительного триггера 3 приводит к прекращению появления импульсов на выходе третьего элемента И-НЕ

14, так как на первом входе этого элемента устанавливается запрещающий потенциал. На выходе второго элемента И-НЕ 13 импульсов также не будет из-за несовпадения во времени коротких выходных импульсов основного триггера 2 и импульсов узла 4.сброса. Одновременно импульсы с выхода блока 5 проходят через первый элемент И-НЕ 12 на второй вход триггера 16 и устанавливают его в положение, соответствующее отсутствию синхронизации. В этом положении триггер 16 находится-до тех пор, пока не наступит синхронизм, и импульсы снова начнут поступать на его первый вход.

Предлагаемый детектор при использовании его в диапазонных системах фазовой автоподстройки частоты позволяет сократить в несколько. раэ время вхождения в синхронизм.

Цифровой частотно-фазовый детектор по авт. св. 9 574864, о т л и ч а ю шийся тем, что, с целью, повышения быстродействия, в него введены четыре элемента И-НЕ, инвертор, два элемента задержки и триггер "индикации, причем входы первого элемента И-НЕ подключены к выходам блоков опознавания последовательности импульсов, первые входы второго и третьего элементов И-НЕ подключены к управляющим входам ключей, вторые входы второго и третьего элементов

И- НЕ объединены и соединены с выходом инвертора, подключенного своим входом к выходу узла сброса, третьи входы второго и третьего элементов

И-НЕ через соответствующие элементы задержки подключены к первым выходам основных триггеров, входы четвертого элемента И-HE соединены с выходами второго и третьего элементов

И-НЕ, а выход четвертого элемента

И-НЕ подключен к первому входу триггера индикации, второй вход которого соединен с выходом первого элемента

И-НЕ.

681574

Составитель Е. ПатроВа

Редактор Н. Хлудова Техрадп.333343е ова Корректор с. Патрушева

Заказ 5106/52 Тираж 775 Подписное

11НИИПИ Государственного комитета СССР по делам изобретений и открытий.113033, Москва, Ж-33, Рвтшскав кав. д. 4Х3

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4