Цифровая следящая система

Цифровая следящая система

Иллюстрации

Показать все

Реферат

 

11А f 6:. ; ий биб> ч1: ика МБА

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (F11682872

Сею СоветскиХ

Социалистических

Республик (б1) Дополнительное к авт. свид-ву (22) Заявлено 18.05.77 (21) 2486283/18-24 с присоединением заявки X: (23) Приоритет (51) М. Кл.G 05B 11/26

Государственный комитет (53) X ÄÊ 62-50(088.8) Опубликовано 30.08.79. Бюллстепт> . че 32

Дата опубликования описания 30.08.79 ло делам изобретений открытий (72) Авторы изобретения Б. П. Каледин, В. С. Покровский, С. Я. Архипов и С. Н. Воронцов (71) Заявитель (54) ЦИФРОВАЯ СЛЕДЯЩАЯ СИСТЕМА

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах автоматического управления угловым положением гироприборов, рулевых органов, антенн летательных аппаратов и судов и других объектов.

Известны цифровые следящие системы

:(1, 2 и 3).

Из известных цифровых следящих систем наиболее близкой по технической сущности к изобретению является система, содержащая RS-триггеры, элементы И и ИЛИ, генератор импульсов, выходом подключенный к входу делителя частоты и к первым входам первого, второго и третьего преобразователей кода, вторыс и третьи входы которых соединены соответственно с выходом цифровой вычислительной машины и первым выходом делителя частоты. Второй выход делителя частоты через первый усилитель подключен к входам фазовращателя, первый, второй и третий выходы которого соединены соответственно с входами первого, второго и третьего формирователей. Устройство имеет также двигатель, ко- 25 торый механически соединен с тахогенератором и через редуктор с фазовращателем, второй усилитель, первый вход которого подключен к выходу преобразователя код— напряжение, второй вход — к тахогенера- ЗО тору, а выход — к двигателю (3).

К недостаткам системы относятся ее низкая точность, малая надежность и недостаточное быстродействие.

Цель изобретения — повышение точности, надежности и быстродействия системы.

Эта цель достигается тем, что в известную цифровую следующую систему введены элемент задержки, элcìåíò съема кода, выход которого подключен к первому входу преобразователя код — напряжение. Первые выходы первого, второго и третьего триггеров соединены соответственно с первыми входами первого, второго и третьего элементов И, вторыс выходы — с первыми входами четвертого, пятого и шестого элементов И. Третий выход первого триггера через первый элемент задержки подключен к вторым входам первого и четвертого элементов И, выходы которых соединены соответственно с первым и вторым входами первого RS-триггера. Третий выход второго триггера подключен к входу второго элемента задержки, первым и вторым выходами связанного соответственно с входом установки нуля второго триггера и с вторымп входами второго и пятого элементов И, выходы которых соединены соответственно с первым и вторым входами второго RSтриггера. Первый вход третьего элемента задержки подключен к третьему выходу третьего триггера, второй вход — к выходу

682872

3 генератора импульсов, первый выход — к входу установки нуля третьего триггера, второй выход — к вторым входам третьего и шестого элементов И, третий и четвертый выходы — к первому входу и второму входу элемента съема кода. Первый и второй входы третьего $-триггера соединены соответственно с выходами третьего и шестого элементов И, первый и второй выходы первого RS-триггера — соответственно с первыми входами седьмого и восьмого элементов И и с первыми входами девятого и десятого элементов И, первый и второй выходы второго RS-триггера — с первыми входами одиннадцатого и двенадцатого элементов И и с первыми входами тринадцатого и четырнадцатого элементов И. Вторые входы седьмого и восьмого элементов

И соединены соответственно с четвертым и пятым выходами первого триггера, первый и второй счетные входы и вход установки нуля которого соединены соответственно с выходом первого преобразователя кода, выходом первого формирователя и с третьим выходом делителя частоты, вторые входы девятого и десятого элементов И связаны соответственно с выходом второго преобразователя кодов и выходом второго формирователя, вторые входы одиннадцатого и двенадцатого элементов И вЂ” с четвертым и пятым выходами второго триггера, вторые входы тринадцатого и четырнадцатого элементов И вЂ” с выходом третьего преобразователя кода и выходом третьего формирователя. Выходы первого, второго и третьего элементов И через первый элемент ИЛИ подключены к второму входу преобразователя код — напряжение, выход седьмого элемента И, выход одиннадцатого элемента И и четвертый выход третьего триггера через второй элемент ИЛИ— к третьему входу преобразователя код— напряжение, выход восьмого элемента И, выход двенадцатого элемента И и пятый выход третьего триггера через третий элемент ИЛИ вЂ” к четвертому входу преобразователя код — напряжение. Выходы девятого и десятого элементов И соединены соответственно с первым и вторым счетными входами второго триггера, а выходы тринадцатого и четырнадцатого элементов И— с первым и вторым счетными входами третьего триггера, шестой выход которого и выход третьего RS-триггера соединены соответственно с третьим и четвертым входами элемента съема кода.

В каждом триггере первые входы первого и второго элементов И вЂ” НЕ соединены с первым счетным входом триггера, первые входы третьего и четвертого элементов И—

НŠ— с вторым счетным входом триггера, вторые входы первого и третьего элементов

И вЂ” НŠ— с выходом пятого элемента И—

НЕ, вторые входы второго и четвертого элементов И вЂ” НŠ— с выходом шестого

10, 15

1:)

4 элемента И вЂ” HE Выходы первого и третьего элементов И вЂ” НЕ через первый элемент

ИЛИ подключены к третьим входам второго и четвертого элементов И вЂ” НЕ, к первому входу пятого элемента И вЂ” НЕ и первому входу триггера памяти, первый выход которого соединен с вторым входом пятого элемента И вЂ” НЕ и первым выходом триггера. Выходы второго и четвертого элементов И вЂ” НЕ через второй элемент

ИЛИ подключены к третьим входам первого и третьего элементов И вЂ” НЕ, к первому входу шестого элемента И вЂ” НЕ и к второму входу триггера памяти, второй выход которого соединен с вторым входом шестого элемента И вЂ” НЕ и с вторым выходом триггера. Третий, четвертый, пятый и шестой выходы и вход установки нуля триггера соединены соответственно с выходами первого элемента ИЛИ, второго элемента

И вЂ” НЕ, четвертого элемента И вЂ” НЕ, второго элемента ИЛИ и с третьим входом триггера памяти.

На фиг. 1 представлена структурная схема цифровой следящей системы; на фиг.

2 — функциональная схема триггера.

Схема на фиг. 1 содержит генератор 1 импульсов, делитель 2 частоты, первый усилитель 3, грубый 4, средний 5 и точный 6 отсчеты фазовращателя 7, первый 8, второй 9 и третий 10 формирователи, первый

11, второй 12 и третий 13 элементы равнозначности кодов и первый 14, второй 15 и третий 16 приемные регистры, входящие в первый 17, второй 18 и третий 19 преобразователи кода, соединенные с выходом цифровой вычислительной машины (ЦВМ) 20, первое 21, второе 22 и третье 23 сравнивающие устройства, первый 24, второй 25 и третий 26 триггеры сравнивающих устройств, первый 27, второй 28 и третий 29 элементы задержки, первый 30, второй 31, третий 32, четвертый 33, пятый 34 и шестой

35 элементы И, первый 36, второй 37 и третий 38 RS-триггеры, седьмой 39, восьмой

40, девятый 41, десятый 42, одиннадцатый

43, двенадцатый 44, тринадцатый 45 и четырнадцатый 46 элементы И, первый элемент ИЛИ 47, преобразователь 48 код— напряжение, второй 49 и трети" 50 элементы ИЛИ, второй усилитель 51, двигатель

52, редуктор 53, тахогенератор 54 и элемент 55 съема кода.

Схема на фиг. 2 содержит первый 56, второй 57, третий 58, четвертый 59, пятый

60 и шесток 61 элементы И вЂ” НЕ, первый

62 и второй 63 элементы ИЛИ, триггер 64 памяти. На фиг. 2 обозначены 65 — первый счетный вход триггера, 66 — второй счетный вход триггера, 67 — вход установки нуля, 68 — первый выход триггера, 69— второй выход, 70 — третий выход, 71 четвертый выход, 72 — пятый выход, 73— шестой выход.

682872

Функционирует схема на фиг. 1 следующим образом.

Тактовые импульсы частоты f,=ò„ с выхода генератора 1 ттмтильсов циклически (с длительностью цикла Тп опорного напряжения фазовращателя 7) заполняют делитель 2 частоты. Напряжение с второго выхода делителя частоты (с выхода его старшего разряда) в форме симметричного меандра с периодом То поступает на вход первого усилителя 3, усиливается в нем и преобразуется в форму синусоидального напряжения (также с периодом To), которое проходит на входы фазовращателя 7 на обмотки возбуждения всех его ступеней

s отсчета 4, 5, 6) . Выходные напряжения фазовращателя 7. формируемые в каждом из его отсчетов 4, 5, 6, сдвинуты по фазе оттосительно опорного напряжения на элекгрические углы пропорциональные углу гст выходного вала системы л (J т ч i

П р; т!

i=1 где i=1, 2, ..., з — номера отсчетных шкал, p; )i — = 2" — редукция между соседними отсчета м и.

Выходные напряжения фазовращателя 7 ЗО поступают соответственно на входы формирователей 8, 9 и 10 и преобразуются в штх в узкие импульсы (фгзовьте импульсы обратных связей системы), формируемые в моменты однозначных переходов через нуль синусоиды напряжения и, таким образом, отстоящие от начала периодов Т, на интервалы

At,. =

2-,с

2чП р,. т. е. на интервалы, пропорциональные углу обратной связи (в масштабе соответствующей отсчетной шкалы.

Временная развертка кодовых комбинаций с разрядных выходов делителя 2 частоты поступает на входы элементов 11, 12, 13 равнозначности, на другие входы которых с выходов приемных регистров 14, 15, 16 попадают комбинации кодов 1V;=2 >, которые вводятся в приемные регистры 14, 15, 16 из ЦВМ 20 с периодом Тт (при этом на практике, как правило, To((T,). Разрядности приемных регистров 14, 15 и 16 равны разрядности делителя 2 частоты. В моменты совпадения кодов делителя частоты и приемных регистров 14, 15, 16 под действием импульсов с генератора 1, элементы 60

11, 12, 13 равнозначности формируют импульсы в масштабах соответствующих отсчетных шкал (фазовые импульсы задания), которые отстоят -,т начала пер)тода

Тг, на интервалы М;. Соблюдение мастцтаб- Ы

At,. = N, T„T.l3/2-., которое для пткал с разрядност. ю

A 2лч соблюдается при

Ni sazc = Р,, <; l) — 2 -"", т, е. при этом угловой вес временной креты единицы задания

%макс лп

2лач г дт. сравен угловому весу сдиницы обпатной связи

"з(-l) =

)лач — г а для шкал, с разрядностью, меньшей разрядности делителя частоты, обеспечивается при

2л!- (ллч — ni) .п

2ллч — г т. е. когда в (пдч — ill) )«. дшпх разрядах приемных регистров 14, 15, 16 запт саны постоянные нули.

Фазовые импульсы задания с выходов преобразователей 17, 18, 19 кода подаются на первые входы сравнивающих устпойств

21, 22, 23, на вторые входы которых поступают фазовые импульсы обратных связей с выходов фопмипователей 8, 9, !О. В сравниватотттттх устройствах 21, 2?, 23 соответственно триггеры 24. 25, 26 со сч тными входами выполняют ф .нкцтттт дттскпттмиттатопов и компараторов (т, е. формипутот абсолютное значение пассогласования )i егп знак), элементы 27, 28, 29 задержки фопмируют интепвалы сопряжения отсчетов. элементы И 30 — 35 вместе с RS-тпиггерами

36, 37, 38 — сигналы переклк>чения отсчетов, которые осуществляются на элементах И 39 — 46.

Рассмотрим работу системы ппп ее рассогласованиях в пределах шкалы грубого отсчета.

В моменты пача7а периодов Тп первый тпиггер 24 пспвого сравнивающего устройства 21 устанавливается в нулт. импульсом с выхода переполнения делителя 2 частоты.

При At; задании, большем, чем М; обратной связи, первым на второй счетный вход (66 на фиг. 2) пепвого триггера 24 поступает фазовый импульс обратной связи и устанавливает его в единичное состояние.

Потенциалы на пепвом и втором выходах (68 и 69 фиг. 2) тр тггера 24 устанавливают в запрет четвер-. тй элемент И 33 и B разрешение первый элемент И 20, Импульс

6 ности интервалов At; на выходах преобразователей 17, 18, 19 кода и интерва.7ов

At; на выходах формирователей 8, 9, 10 в каждой шкале обеспечивается равенством:

682872

7 с третьего выхода (70 на фиг. 2) триггера

24 поступает на первый элемент 27 задержки и с его выхода проходит через первый элемент И 30, устанавливает первый RSтриггер 36 в единичное состояние, потенциалами которого устанавливаются в состояние разрешения седьмой 39 и восьмой

40 элементы И и в состояние запрета девятый 41 и десятый 42 элементы И. Импульс с выхода элемента И 30 подается через первый элемент ИЛИ 47 B преобразователь 48 код — напряжение и устанавливает в нем максимальный код. Через интервал рассогласования на первый счетный вход (65 на фиг. 2) триггера 24 поступает фазовый импульс задания и опрокидывает его в нуль. При этом на четвертом выходе (71 на фиг. 2) триггера 24 формируется импульс знака « — », который через разрешенный элемент И 39 и второй элемент ИЛИ

49 устанавливает в преобразователе 48 код †напряжен знак направления отработки.

Для противоположного соотношения временных интервалов задания и обратной связи первым на первый счетный вход триггсра 24 поступает импульс задания, а вторым на второй счетный вход триггера 24— импульс обратной связи. При этом сравнивающее устройство 21 срабатывает аналогично, а импульс знака «+» формируется на пятом через восьмой элемент И 40 и третий элемент ИЛИ 50 устанавливает в преобразователе 48 код — напряжение знак «+».

Под действием выходного напряжения преобразователя код — напряжение через второй усилитель 51, двигатель 52 и редуктор

53 осуществляется разворот выходного вала системы на заданный по грубому отсчету угол.

Если рассогласование между импульсами по грубому отсчету уменьшится до значения интервала сопряжения (задается временем задержки в первом элементе 27), то импульс с выхода элемента 27 проходит через четвертый элемент И 33. При этом опрокидывается первый RS-триггер 36 и производится переключение элементов И, а именно элементы И 39 и 40 переходят в состояние запрета, а элементы И 41 и 42— в состояние разрешения. Открывается канал среднего отсчета.

Диапазоны всех отсчетных шкал имеют пределы, равные То, Время сопряжения т выбирается из условия, чтобы при рассогласовании, равном t (имеющем место в момент открывания среднего отсчета) рассогласование по среднему отсчету было не более Та/2.

Фазовые импульсы задания и обратной связи среднего отсчета поступают с выхода преобразователя 48 код †напряжен и с выхода второго формирователя 9 соответственно через элементы И 41, 42 на первый и второй счетные входы триггера 25

25 ,Зо

8 сравнивающего устройства 22. Элементы сравнивающего устройства 22 срабатывают аналогично элементам сравнивающего устройства 21 и формируют единицу максимального кода на выходе элемента И 31, который через элемент ИЛИ 47 устанавливает в преобразоватсле 48 код — напряжение максимальный код; соответствующий знак в преобразователе 48 устанавливается тем или иным импульсом переноса с четвертого и пятого выходов (71 и 72 на фиг.

2) триггера 25, которые через одиннадцатый элемент И 43 или через двенадцатый элемент И 44 и второй элемент ИЛИ 49 или третий элемент ИЛИ 50 устанавливают в преобразователе код — напряженис соответствующий знак.

При этом в первом цикле после открытия среднего канала возможен порядок поступления сравниваемых импульсов, противоположный правильному. При неправильном чередовании входных импульсов (первый импульс отстает от второго на интервал, больший чем Т /2) на первом выходе элемента 28 задержки (время задержки которого по второму выходу равно То/2) формируется импульс, который поступает на вход установки нуля (67 на фиг. 2) триггера 25 и срабатыв--т его в нуль, восстанавливая правильно» чередование сравниваемых импульсов.

Интервал сопряжения т между средним и точным отсчетами выбирается аналогично выбору интервала сопряжения т1 и задается задержкой в элементе 28 по его второму выходу.

При рассогласовании системы до значений, меньших Ь, сравнивающее устройство

22 переключает систему в режим точного отсчета.

В пределах рассогласований по точному отсчету, превышающих линейный участок статической характеристики системы, сравнивающее устройство 23 работает аналогично работе устройств 21 и 22. Знак и максимальный код в преобразователь 48 код — напряжение записывается через элементы ИЛИ 47, 49 и 50.

При согласовании системы внутри линейного участка статической характеристики по первому из сравниваемых импульсов, который формируется на третьем выходе триггера 26, элемент 29 задержки, в качестве которого в сравнивающем устройстве 23 используется счетчик, обнуляется и, заполняясь затем импульсами с генератора 1, формирует на своих выходах код, пропорциональный рассогласованию. Через время т„, равное линейному участку характеристики системы, на втором выходе элемента 29 задержки формируется импульс, который через шестой элемент И 35 опрокидывает третий RS-триггер 38, потенциалами которого элемент 55 съема кода устанавливается в состояние разрешения. С

682872

:) 10 приходом второго из сравниваемых импульсов (через интервал М;(т„после первого) триггер 2б формирует на своем шестом выходе (73 на фиг. 2) импульс, который через элемент съема кода осуществляет съем кода рассогласования с выходов элемента 29 в преобразователь 48 код — напряжение.

При плавном изменении кода задания из

ЦВМ 20 система работает с рассогласованием, не превышающим одной — двух (в зависимости от коэффициента усиления второго усилителя 51) единиц кода по шкале точного отсчета. При скачкообразном задании система согласуется в заданное положение в соответствии с изложенным порядком переключения режимов, начиная от некоторого грубого отсчета.

Таким образом, система по шкалам всех отсчетов имеет позиционную обратную связь, что исключает опасность потери информации при сбоях (поскольку в каждом цикле сравнения измеряется истинное рассогласование), а также потерю начального или скачкообразного рассогласования. Это обеспечивает высокую достоверность результата отработки задаваемых углов.

Система замыкается по обратным связям с частотой питания фазовращателя, что существенно повышает ее динамические показатели: устойчивость, малое перерегулирование, быстродействие, добротность.

Запаздывание сигналов уменьшается за счет исключения операции преобразования сигналов фазовращателя в код, передачи этого кода в ЦВМ, а также исключения из программы ЦВМ операций вычисления рассогласования и выдачи по каналам рассогласований в преобразователь код — напряжение. Эти достижения в сумме с пренебрежимым «устареванием» сигналов между моментами замыкания системы (т. е. в течение периодов To) существенно уменьшают динамические ошибки системы в режиме отработки «быстро» изменяющихся заданий.

Повышение статической точности достигается за счет возможности использования многосчетного фазовращателя, сигналы которого сравниваются с задаваемыми автономно по каждой из шкал, т. е. без утраты достоинств автономных систем.

Одновременно с улучшением точностных и динамических показателей достигается упрощение построения системы и сокращение ее оборудования.

Неоднозначность работы триггеров 24, 25, 26, которая может иметь место при совпадении импульсов на счетных входах этих триггеров, исключается каким-либо из известных распространенных методов, например путем синхронизации в формирователях 8, 9 и 10 фазовых импульсов обратной связи с импульсами генератора 1, сдвинутой во времени относительно частоты на

i.Ë

l.)

:. 0

-1 3

3:Э

10 его основном выходе на необходимую для этого величину. На фиг. 1 эта связь между генератором 1 и формирователями 8, 9, 10 не обозначена.

Таким образом, заявляемая система, благодаря существенному улучшени1о комплекса ее важных показателей, является перспективной для построения высокоточных, надежных и быстродействующих устройств управления различными объектами.

Формула изобретения

1. Цифровая следящая система, содержащая RS-триггеры, элементы И и ИЛИ, триггеры, генератор импульсов, выход которого подключен к входу делителя частоты и к первым входам первого, второго и третьего преобразователей кода, вторые и третьи входы которых соединены соответственно с выходом цифровой вычислительной машины и первым выходом делителя частоты, второй выход которого через первый усилитель подключен к входам фазовращателя, первый, второй и третий выходы которого соединены соответственно с входами первого, второго и третьего формирователей, двигатель, механически соединенный с тахогенератором и через редуктор с фазовращателем, второй усилитель, первый вход которого подключен к выходу преобразователя код — напряжение, второй вход — к тахогенератору, а выход — к двигателю, отл и ч а ю ща я с я тем, что, с целью повышения точности, надежности и быстродействия системы, оно содержит элемент задержки, элемент съема кода, выход которого подключен к первому входу преобразователя код — напряжение, первые выходы первого, второго и третьего триггеров соединены соответственно с первыми входами первого, второго и третьего элементов И, вторые выходы — с первыми входами четвертого, пятого и шестого элементов И, третий выход первого триггера через первый элемент задержки подключен к вторым входам первого и четвертого элементов И, выходы которых соединены соответственно с первым и вторым входами первого RSтриггера, третий выход второго триггера подключен к входу второго элемента задержки, первый и второй выходы которого соединены соответственно с входом установки нуля второго триггера и вторыми входами второго и пятого элементов И, выходы которых соединены соответственно с первым и вторым входами второго RS-триггера, первый вход третьего элемента задержки подключен к третьему выходу третьего триггера, второй вход — к выходу генератора импульсов, первый выход — к входу установки нуля третьего триггера, второй выход — к вторым входам третьего и шестого элементов И, третий и четвертый выходы — к первому и второму вхо682872

12 дам элемента съема кода, первый и второй входы третьего RS-триггера соединены соответственно с выходами третьего и шестого элементов И, первый и второй выходы первого RS-триггера соединены соответственно с первыми входами седьмого и восьмого элементов И и с первыми входами девятого и десятого элементов И, первый и второй выходы второго RS-триггера — с первыми входами одиннадцатого и дненадцатого элементов И и с первыми входами тринадцатого и четырнадцатого элементов

И, вторые входы седьмого и восьмого элементов И соединены соответственно с четвертым и пятым выходами первого триггера, первый и второй счетные входы и вход установки нуля которого соединены соответственно с выходом первого преобразователя кода, выходом первого формирователя и с третьим выходом делителя частоты, вторые входы девятого и десятого элементов И соединены соответственно с выходом второго преобразователя кодов и выходом второго формирователя, вторые входы одиннадцатого и двенадцатого элементов И вЂ” с четвертым и пятым выходами второго триггера, вторые входы тринадцатого и четырнадцатого элементов И вЂ” с выходом третьего преобразователя кода и выходом третьего формирователя, выходы первого, второго и третьего элементов И через первый элемент ИЛИ подключены к второму входу преобразователя код — напряжение, выход седьмого элемента И, одиннадцатого элемента И и четвертый выход третьего триггера через второй элемент ИЛИ вЂ” к третьему входу преобразователя код — напряжение, выход восьмого элемента И, выход двенадцатого элемента

И и пятый выход третьего триггера через третий элемент ИЛИ вЂ” к четвертому входу преобразователя код — напряжение, выходы девятого и десятого элементов И соединены соответственно с первым и вторым счетными входами второго триггера, а выходы тринадцатого и четырнадцатого элементов И вЂ” с первым и вторым счетными входами третьего триггера, шестой выход

5 0

Зо

1.

-э которого и выход третьего RS-триггера соединены соответственно с третьим и четвертым входами элемента съема кода.

2. Система по п. 1, о тл и ч а ю щ а я с я тем, что в ней в каждом триггере первые входы первого и второго элементов И вЂ” НЕ соединены с первым счетным входом триггера, первые входы третьего и четвертого элементов И вЂ” НŠ— с вторым счетным входом триггера, вторые входы первого и третьего элементов И вЂ” НŠ— с выходом пятого элемента И вЂ” НЕ, вторые входы второго и четвертого элементов И вЂ” НŠ— с выходом шестого элемента И вЂ” НЕ, выходы первого и третьего элементов И вЂ” HE через первый элемент ИЛИ подключены к третьим входам второго и четвертого элементов

И вЂ” НЕ, к первому входу пятого элемента

И вЂ” НЕ и первом входу триггера памяти, первый выход которого соединен с вторым входом пятого элемента И†HE и первым выходом триггера, выходы второго и четвертого элементов И вЂ” НЕ через второй элемент ИЛИ подключены к третьим входам первого и третьего элементов И вЂ” НЕ, к первому входу шестого элемента И вЂ” НЕ и к второму входу триггера памяти, второй выход которого соединен с вторым входом шестого элемента И вЂ” НЕ и с вторым выходом триггера, а третий, четвертый, пятый и шестой выходы и вход установки нуля триггера соединены соответственно с выходами первого элемента ИЛИ, второго элемента

И вЂ” НЕ, четвертого элемента И вЂ” НЕ, второго элемента ИЛИ и с третьим входом триггера памяти.

Источники информации, принятые во внимание при экспертизе

1. Бай P. Л. и др. Управление следящими элсктроприводами с применением цифровых устройств. М., «Энергия», 1969, с. 31 — 38, рис. 10, 11 и 13.

2. Авторское свидетельство СССР

К 525052, кл. G 05В 11/26, 15.05.73.

3. Авторское свидетельство СССР

No 428358, кл. G 05В 11/26, 04.11.72 (прототип) .