Устройство для решения систем алгебраических уравнений

Устройство для решения систем алгебраических уравнений

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<1» 682902

Союз Советских

Социалистических

Республик

° 4%i Э.

1 (61) Дополнительное к гвт. свид.— (22) Заявлено 08.04.77 (21) 2476353/18-24 с присоединением заявки— (23) Приоритет— (43) Опубликовано 30.08.79. Бюллетень чо 32 (45) Дата опуб.тикования описания 31.08.79 (51) Ц.Кл.- С 06 F 15132

Государственный комитет

СССР

1о делам изобретений

II открытий (53) УДК 681.14 (088.8) (72) Авторы изобретения

И. Н. Войтенков и Ю. A. Плющ (71) Заявитель Институт электродинамики Академии наук Украинской ССР (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМ

АЛГЕБРАИЧЕСКИХ УРАВНЕНИЙ

Изобретение относится к области вычислительной техники и может быть применено для решения систем линейных алгебраических уравнений.

Известно специализированное вычислительное устройство для решения систем линейных алгебраических уравнений (1), представляющее собой матричную структуру на цифровых комбинационных многоразрядных решающих блоках, в которых в качестве 10 устройства управления (уравновешивания) применены цифровые интеграторы. Заданная система уравнений приводит>ся к системе дифференциальных уравнений, и корни уравнений находят как решсние соответст- 15 вующей системы дифференциальных уравнений.

Наиболее близким по технической сущности к изобретению является устройство для решения систем алгебраических урав- 20 нсний (2), содержащее первую группу сумматоров, выходы которых соединены с первым входом блока памяти, второй вход которого соединен с первым выходом блока управления, блок умножения, первый вход 25 которого подключен ко второму выходу блока управления, а второй вход — к выходу блока памяти.

Недостатком устройства являются большие аппаратурные затраты. 30

Цель изобретения — упрощение устройства. .Поставленная цель достигается тем, что предложенное устройство содержит вторую группу сумматоров, блок сдвига и блок элементов НЕ. Выход блока умножения подключен ko входу блока элементов НЕ, ходы которых соединены с первымн входами сумматоров первой группы, вторые и третьи входы KQTopblx соединены соответственно с третьим и четвертым выходамн блока управления. Выходы с.„мматоров первой группы подключены к первому входу блока сдвига, воорой вход которого сосдпнен с пятым выходом блока управления.

Выход блока .сдвига соединен с первыми входами сумматоров второй группы, вторыс входы которых подключены к шестому выходу блока упразлснпя.

На чертеже представлена структурная

chic.,ta устройства для решения систем алгебраических @pat:-tteппй.

Устройство содержит блок 1 памяти искомых величин, блок 2 умножения, блок 3 элементов НЕ, первую группу сумматоров 4, блок 5 сдвига информации, вторую группу сумматоров б и блок 7 управления.

Устройство работает следующим образом.

682902

Допустим необходимо решить систем линейных алгебраических уравнений вида:

Л x==b, где А —. матрица постоянных коэффициентов,х — вектор неизвестных;

b — вектор правых частей, B первом таитс работы устройства на вторые входы группы сумматоров 4 поступают с третьих выходов блока управления

1 значения компонент вектора b пеовых и, вы| (старшиv) разрядов компонент вектора правых частей и по сигналам управления, поступающим с четвертых выходов этого блока «а управляющие входы группы сумматоров 4, осуществляется суммирование компо1 цент вектора b, с установленными вначале в группе сумматоров 4 компонентами нулевого вектора (кодом нуля). На выходах группы сумматоров 4 образуются значения компонент ненормализованного вектора

v х, (вектора, представленного без учета веса его компонент в полноразрядных компонентах вектора х неизвестных) первых разОядОВ компонент искомого Вектора х неизвестных, которые поступают на входы блока сдвига информации и на входы блока памяти. По сигналам, поступа;ощим с пятых и первых выходов блока управления на управляющие входы блока сдвига информации и блока памяти соответственно, в блоке сдвига информации, осуществляющем сдвиг величин входных разрядных векторов в сторону младших разрядов на число разрядов, пропорциональное весу компонент разрядных векторов, что эквивалентно умножению их на соответствующую степень основания системы счисления, осуществляч ется сдвиг вектора х на К=О разрядов, а в блоке памяти осуществляется запоми наv цие вектора х,. На выходах блока сдвига

v информации образуется величина х„, норма1 лизованного вектоРа хь котоРаЯ постУпает на входы группы сумматоров 6, в которой по сигналам, поступающим с шестых выхо:rов блока управления на управляющие входы группы сумматоров 6, суммируется с установленным вначале в группс сумматоров

6 нулевым вектором. На выходах группы сумматоров б образуется величина искомого вектора х неизвестных, равная на первом такте работы устройства величина вс:—

v тора х„,. ПО сигналам, поступающим с четвертых выходов блока управления на управляющие входы группы сумматоров 4, в последней вновь устанавливается нулевой вектор.

На втором такте работы устройства сп вторых выходов блока управления на вторыс в оды блока 2 умножения поступают величины компонент матрицы А, вторых разрядов компонент матрицы постоянных

1 коэ(рфициентов, а по сигналам, поступаюцгим с первых выходов блока управления на управляющие в|оды блока памяти ос|> щсствляется считывание значений компо\ нент вектора х, из блока памяти, которые

l0 поступают с выходов блока памяти на перьые входы блестка умножения. Величины

У компонент вектора А2 . х, произведения поступают с выходов блока умножения на входы блока элементов НЕ, величины комЪ понент инвертированного вектора (— А2 - xr) произ ведения, с выходов которого поступаюг на первые входы группы сумматоров 4. На вторые входы этой группы поступают с

20 третьих выходов блока управления величп1 ны компонент вектора b2 вторых разрядов компонент вектора В. По сигналам, поступающим с четвертых выходов блока управ25 ления rra управля ощие rrxopr, группы cger маторов 4, осуществляется суммирование вскторов, .поступающих на первые и вторые входы этой группы, На выходах сумматора образуется величина х2 ненормализированного вектора вторых разрядов компонент вектора х неизвестных, которая поступает на входы блока сдвига информации блока памяти. По сигналам, поступающим с пятых и первых выходов блока управления на управляющие входы блока сдвига информации и блока памяти соответственно, в блоке сдвига информации осуществляется

v сдвиг вектора х2 на К 1 разряд вправо, а

Ъ

40 в блоке памяти — запоминание вектора х2.

На выходах блока сдвига информации получаются величины компонент нормализоv ванного вектора х.„„которые поступают на

4 входы группы сумматоров б, где суммируются по сигналам, поступающим с шестых выходов блока управления на управляющие входы группы сумматоров б, с компонентами вектора х „,. На выходах группы сумма50 торов 6 образуется величина искомого вектора х неизвестных, равная на втором такv V те работы устройства х=-х„, +х.„,. По сигналам, поступающим на управляющие вхоthl группы сумматоров 4 с четвертых выхо55 дов олока управления, в сумматоре вновь устанавливается начальное значение — нулевой вектор. Аналогично па третьем такте работы устройства определяются величины

v V

50 А3х и А2х2 на блоке умножения, величиV V ны (— А3х1) и (— А2х2) на блоке элементов

НЕ, ьеличины третьих компонент ненормаГ \ 1 Ъ лизованного вектора х3 — — b3 — Аах,— А2х

3 3 3 2 2

55 пз группе сумматоров 4, которые нормали682902

Формула изобретения (4

Составитель А. Ермаков

Редактор Л. Утехина Техред А. Камышникова Коросгтор С Ф и sàêàç 766/965 Изд. № 482 Тираж 780 Подписное

НПО «Поиск» Государственного комитета СССР по делам изобретений п открытий

П3035, Москва, )К-35, Раушская наб., д. 4/5

Тпп. Харьк. фил. пред. «Патент» зуются сдвигом вправо на К=2 разрядов в блоке сдвига информации, а затем формируют величину искомого вектора х неизv ч т вестных (для третьего такта) хп,+хз„+хзи и т.д.

Число тактов работы устройства определяется требуемым числом разрядов компонент получаемого вектора хранения.

Рассмотренное устройство благодаря наличию новых элементов и связей между ними обеспечивает неитерационный процесс решения и поразрядную обработку информации, не требующую сложных многоразрядных блоков.

Устройство для решения систем алгебраических уравнений, содержащее первую группу сумматоров, выходы которых соединены с первым входом блока памяти, второй вход которого соединен с первым выходом блока управления, блок умножения, первый вход которого подключен ко второму выходу блока управления, второй вход блока умножения соединен с выходом блока памяти, отл ич а ю щееся тем, что, с целью упрощения устройства, оно содержит вторую группу сумматоров, блок сдвига и

5 блок элементов НЕ, причем выход блока умножения подключен ко входу блока элементов НЕ, выходы которых соединены с первыми входами сумматоров первой груп.пы, вторые и третьи входы которых соединены соответственно с третьим н четвертым выходами блока управления, выходы сумматоров первой группы подключены к первому входу блока сдвига, второй вход которого соединен с пятым выходом блока управления, выход блока сдвига соединен с первыми входами сумматоров второй группы, вторые входы которых подключены к шестому выходу блока управления, 20 Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство ¹ 402016, кл. G 06 F 7 34, 1973.

2. Евреинов Э. В., Прангишвили И. В.

25 Цифровые автоматы с настраиваемой структурой, М., «Энергия», 1974, с. 195 †1.