Стабилизированный логический элемент

Стабилизированный логический элемент

Иллюстрации

Показать все

Реферат

 

)683О24

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 03.03.77 (21) 2458271/18-21 i 1,, ).1 .ЛКл.-" Н 03 К 19/08

1 с присоединением заявки 4— (45) Опубликовано 30.08.79. Бюллетень ¹ 32 (45) Дата опубликования описания 31.08.79 (53) У3,К 621.374 (088.8) пе делам изобретений и открытий (72) Авторы изобретения

Ю. П. Иванов и И. И. Шагурин

Московский ордена Трудового Красного Знамени инженерно-физический институт (71) Заявитель (54) СТАБИЛИЗИРОВАННЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ

Государственный комитет (23) Приоритет—

Изобретение относится к микроэлектронике и предназначено,для использования в быстродействующих цифровых микросхемах большой степени HHTcI pàöèè на переключателях тока, работающих с малым loгическим перепадом при понижении напряжения питания.

Известен логический элемент, состоящий из источников рабочего тока, двухуровневого переключателя тока, схемы согласонания уровней, источника опорного напряжения, схемы передачи упавня опорного напряжения, содержащей первый транзистор, коллектор которого соединен с шиной положительного потенциала, база — с первым выходом источника опорного напряжения, эмиттер — с первым потенциальным входом двухуровневого переключателя тока и с катодом первого диода, анод которого соединен с анодом второго диода, катод которого соединен со вторым потенциальным входом двухуровневого переключателя тока и с коллектором второго транзистора, база которого соединена со вторым выходом источника опорного напряжения, а эмиттер — с базой транзистора — источника тока IB õóIIOBíåâîão переклю .ателя и через первыи резистор с .шиной нулевого потенциала (1).

Однако этот элемент отличается большой потребляемой мощчостью вследствие значительной величины логического перепада и высокого, примерно 5 В, напряжения I!!I!a!!IIn, а также крайне низкой помехоустойчивостью при пониженном до 2 — 3 В напряжении питания и изменении температуры, что не позволяет использовать его в быстродействующих цифровых микросхемах большой степени интеграции.

1-1аиболее близок и предложенному по технической сущности логический элемент с температурной компенсацией, содержащий переключатель така с потенциальным и токовым входами, источник опорного напряжения, первую и вторую шины питания, рабочий ток в переключателе тока задается первым транзистором, коллектор которого соединен с токовым входом псреключа20 теля тока, эмпттер через пер Oc сопротивление подкгпочен к первой шине питания, база и коллектор второго транзистора соедин сны вместе и соединены с первым вы J3() ом второго резистора и первым выводом третьего резистора, второй вывод третьего резистора соединен с базой третьего транзистора, эмиттер которо"o через четвертый резистор соединен с первой шиной питания, а колл:êòîð через пятый резистор соединен с эмиттером четвертого тра:!зпстора, кол683024 лектор четвертого транзистора соединен с базой пятого транзистора и через шестой резистор соединен со,второй шиной питания, коллектор пятого транзистора соединен со второй шиной питания, а эмиттер соединен с потенциальным входом переключателя тока и с коллектором шестого тряизисlopB, эмиттер шестого транзистора соединен с базой первого транзистора и со вторым выводом второго резистора. базы H! Bстого и четвертого транзисторов соединены с .Выходом источника ollop!HOÃO напряжен ил, коллектор третьего транзистора соединен с входом обратной связи источника I)llOðío!0 напряжения (2).

Однако данное устройство имеет недо-!

cTBToчио высокую помехоустойчивость и температурнуlO стабильность при пони)ке:iБом напряжении питания. Кроме того, да.lный логический элемент одцоуровневый.

Целью изобретения является повышение помехоустойчивости и температурной стабильности логического многоуровневого элемента при пониженном напряжении пап«пня.

Это достигаетсч тем, что стабилизированный логический элемент, содержащий двухуровневый переключатель тока, первая группа входов которого соединена с пер!Вой группой гхолов устройства, а вторая грх)1па вхоло«с выходами схемы согласования уровней, «холы которой соединены co BTo рой группой BxoloB устпойc!IBB, источник тока на первом транзисторе, эмиттер которого через первый резистор соединен с первой шиной питания, а коллектор — с токовым входом д«ухуровневопо переключателя тока, эмиттер второго т ранзистора через второй резистор соерН!НеН с первой шиной питания. коллектор соединен с первым потенциальным Bxoloì двухуровневого перекл1очателя тока и с эмиттером третьего транзистора, коллектор которого соедиис« со в" îðîé шиной источника питания, а база — с выходом источника опорного напряжения. коллоктор третьего транзистора

eo=ëèíåí со второй шиной питания, а база — с коллектором четвертого транзистора и через третий резистор со второй шиной питания, эм)ггтер четвертого транзистора через четвертый резистор соединен с первоп пшной I!l! T311HH, 3 база соединена с базой второго транзистора, пятый резистор, первый вывод которого соединен с Ilpp«i)il шш1ой пита« 1я,,ополнительно содержит пятый транзистор, эмиттер licOTopoI соединен с вторым выводом пятого резистора, а коллектор — с токовым входом схемы согласова ния уровней, базы первого и пятого транзистор ов соединены с базой «торого транзистора, а база третьего тра«з)псторя соединена с вторым потенциальным гвходî;1 двухуровневого перекгпочателя тока.

На чертеже приведена структурная схема стабилизированного логического элемента.

Оп содержит двухуровневый переключатель l тока с логичеокими входамп 2 и выходами 8, потенциальными входами 4 и

5 и схемой 6 согласования уровней, а так)Hl источи!!к 7 ollopHol 0 .Иапря;1 .с5иия. Яб1)чий ток задается транзистором 8, коллектор которого соединен с токозым Входом!

О переключателя 1 тока, а эмиттер через резистор 9 соединен с шиной 10 питания. Iloтеициальный вход 4 соединен с Оазой траiiзистора ll, коллектором транзистора 12 и через резистор И с шиной 14 пита!ния. 1(оллектор транзистора 11 также соединен с шиной 14 питания, а эмиттер подключсн к потенциальному входу 5 и коллектору транзистора 15. Эмиттеры транзисторов 15

2п и 12 через резисторы 16 и 17 соединены с шиной 10 питания. Ток в схему согласования задается транзистором 18, коллектор которого соединен с токовым вхо. !ом схемы

6 согласования уровней, а эмиттер через резистор 19 соединен с шиной 10 питания.

Базы транзисторов 8, 12, 15 и 18 объединены и подключены к источнику 7 опорного напряжения. Транзисторы 8 и 12, 15 и 18, резисторы 9 и 17, 16 и 19 изготавливаются

gp ОДинаковыми.

Устройство работает следую1цим Образом.

Прп подаче напряжения иа и:и«ы питания через транзисторы 8, 12, 15 и 18 и резисторы 9, 16, 17 и 19 протекают токи. IIB резисторе 1) создается падение папряжсния, равное половине логического перепада, которое подается на потенциальный вход 4 и через транзистор 11 iia потсп4р циальиый Вход 5 двухуровневого перекл1очятеля 1 тока. В зяви симости От КОМО)1«яции логических сигналов на входах 2 и конКРЕТНОГО ВИДЯ Д ВУХУР ОВНЕВОГО ПЕРЕКЛIОЧЯтеля 1 тока на выходах 8 формируются

45 нужные выходные сигналы. Изменение напряжения питания и температуры приво,ит к одина.ковым изменениям токов через транзисторы 8 и 12, 15 и 18. В результате падение напряжения, снимаемое с резистора 18 и подаваемое иа потенциальные «ходы 4 и 5, остается равным половине логического перепада, обеспечивая работос:!особность логичоского элемента.

Стябилизирован ный низкоуровневый логический элемент работоспособен В широком те»I!epBTypHOv gHBHaaoi!å от — 30 ло

+85 С при натвря)кении питания разном

0 Р. о

3,0 1- :-5 1о. При логическом перепаде =-0,4

60 QU

U,, =- 0,4 В, помехоустойчивость рВВНВ

„> 40 .иВ. Предложенный элемент НотребляеT в 2,5 раза меньшую мощность, HxIccT В l,5 р 333 00;Iblllci . б11ст ролей ст 3HB iio сравнению с серийно выпускаемыми схемами ЭС.I. Такие характеристики позволя)от

ПСПОЛЬЗО«атЬ ППЕ.!ЛОжЕ ПЫй;О;-l. « л

683024 третий резистор со второй шиной питания, эмиттер четвертого транзистора через четвертый резистор соединен с первой шиной питания, а база — с базой второго транзистора, пятый резистор, первый вывод которого соединен с первой шиной питания, о тл и ч а ю ш, и йс я тем, что, с целью повышения помехоустойчивости и температурной стабильности ври пониженном напряжении питания, в него введен пятый транзистор, эмпттер которого соединен с вторым выводом пятого резистора, а коллектор — с токовым входом схемы согласования уровней базы первого и пятого транзисторов соединены с базой второго транзистора, а база третьего транзистора соединена с вторым потенциальным входом двухуровневого переключателя тока. элемент в быстродействующих цифровых микросхемах большой степени интеграции.

Формула изобретения

Источники информации, принятые во внимание при экспертизе:

1, Digital Integrated Circuit. Дата Воок

1974.

2. I. Е. Е. Journal of Solid State Circuits

out — 73, ¹ 5.

Щ 7, 1 (г о — — — — -— с — —Ю. Фирстов

Камышникова Коррскто| С. Файн

Тираж 1060 Подписное

СССР по делам изобретений и открытий

Раушскаи:ао, д. 4 5

Составитель

Редакзор Т. Клюкина тскпс .А, Заки; 757/054 11зд. ¹ 481 ! ПО П п.-к . Госудаоственного комитета

113035, Москва, Ж-35, Тип..".арьк. фил. пред «Патент»

Стабилизированный логический элемент, содержащий д|вухуровневый переключатель тока, первая группа входов которого соединена с первой группой входов устройства, а вторая группа входов соединена с выходами схемы согласования уровней, входы которой соединены со второй группой входов устройства, источник тока на первом транзисторе, эмиттер которого через первый резистор соединен с первой шиной питания, а коллектор — с токовым входом двухуровневого переключателя тока, эмиттер второго транзистора через второй резистор соединен с первой шиной питания, коллектор соединен с первым потенциальным вхо- 20 дом двухуровневого переключателя тока и с эмиттером третьего транзистора, а база— с выходом источника опорного напряжения, коллектор третьего транзистора соединен со второй шиной питания, а база — с коллектором четвертого транзистора и через