Устройство синхронизации по циклам

Устройство синхронизации по циклам

Иллюстрации

Показать все

Реферат

 

Союз Советских

Соцмалмстимескмх

Республик

ОП ИСАН

ИЗОБРЕТЕНИЯ

К аВтОРСКОМЮ СВИДВтИЛЬСТВЮ (61) Дополнительное к авт. свид-ву (22) Заявлено 16.02.78. (21) 2582014/18-09 с присоединением заявки № (23) Приоритет— (51) M. Кл

H 04 L 7/08

Гесудерстееяяый яеметет

СССР яе делам язобретеяий и етярытяй

Опубликовано 05 0979. Бюллетень № 33 (53) У/),К 621.394.

662. (088.8) Дата опубликования описания 05.09.79 (72) Авторы изобретения

В. И. Котов и Ф. Г. Фомичев (71) Заявитель (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ ПО ЦИКЛАМ счетчик, а также последовательно соединенные второй делитель и третий блок запрета, выход которого соединен с входом счетчика и входом второго делителя, второй вход которого соединен с выходом генератора тактовых импульсов и вторым входом первого делителя, выход которого подключен к другому входу второго блока запрета, а третий вход первого делителя через второй элемент И соединен с выходом первого блока запрета, причем выход дополнительного счетчика соединен с выходом счетчика и подключен к другому входу распределителя, выход которого подключен к другому входу первого блока запрета, другой вход которого подключен к выходу анализатора, а выть ход подключен к третьему входу второго делителя, другой выход которого подключен к другому входу второго элемента И, при этом выход первого блока запрета подключен к дру. гому входу третьего блока запрета, а выход второго блока запрета подключен к другому входу дополнительного счетчика, причем выход второго делителя подключен к другому входу счетчика.

Изобретение относится к технике связи и может использоваться в аппаратуре передачи информации.

Известно устройство синхронизации по циклам, содержащее последовательно соединенные анализатор, первый элемент И и счетчик, а также второй элемент И и распределитель, выход которого подключен к дру1.ому входу первого элемента И, а вхбд соединен с выходом генератора тактовых импульсов (1).

Однако это устройство имеет большое время вхождения в синхронизм.

Цель изобретения - уменьшение времени вхождения в синхронизм.

Для этого в устройство синхронизации по циклам, содержащее последовательно соединенные анализатор, первый элемент И и счетчик, а также второй элемент И и распределитель, выход которого подключен к другому входу первого элемента И, а вход соединен с выходом генератора так1овых импульсов, введены последовательно соединенные первый и второй блоки запрета, первый делитель, дополнительный

°,41 Е . итт!о техническ - -="-Е (и 684758!

Формула изобретения

На чертеже изображена структурная эпек>рическая схема устройства.

Устройство синхронизации tfo циклам сацсржит анализатор 1, элементы И 2, 3, счетчики

4, 5, распределитель 6, генератор 7 так>овых импульсов, делители 8, 9, блоки запрета 10-1 .

Устройство работает следующим образом.

Информация, закодированная блочными (n, k) кодами, поступает в анализатор 1, на выходе которого с тактовой частотой появляются я сигналы "1" при соответствии и "О" при несоответствии и-разрядной последовательности двоичных символов закону построения кода.

Эти сигналы поступают на вход элеменга И 2 и на вход блока 10 запрета, на другие входы которых поступают сигналы, соответствующие

)-ой фазе распределителя6(14 4n), Если распределитель 6 сфазирован, то элемент И 2 выдает сигнал "Сброс", по которому устанавливаются в исходное состояние делители 8, 9 и счетчики 4, 5, а на выходе блока

10 запрета сигнал будет отсутствовать. Если распределитель 6 не сфазирован, то сигналы соответствия с выхода анализатора 1 проходят через блок 10 запрета и запускают делитель 8, который начинает делить в и раз тактовую частоту, поступающую с генератора 7 на вход делителя 8.

Через >т тактов делитель 8 выдает первый сигнал на вход счетчика 4 и на вход блока запрета 12, на вход которого поступают сигналы соответствия с выхода блока 10 запрета, которые запрещают (при их наличии) сброс делителя 8 и счетчика 4.

Таким образом, при наличии сигналов соотt ветствия на 1 -фазе распределителя 6, задаваемой делителем 8, счетчик 4 подсчитывает их число и при достижении определенного порога, например серии г импульсов соответствия, выдает сигнал на вход распределителя 6, фазируя его, При отсутствии подтверждения сигналов соответствия импульс с выхода делителя 8 проходит через блок запрета 12 и устанавливает делитель 8 и счетчик 4 в исходное состояние.

Во время работы делителя 8 с выхода его на вход элемента И 3 поступает разрешающий сигнал, задержанный на один такт относительно запуска делителя 8. Поэтому, если кроме первого сигнала соответствия, выделяемого на

j-ой фазе распределителя 6, на последующих фазах распределителя 6 выделится второй сигнал соответствия, то он проходит через элемент И 3 и запускает делитель 9, с выхода

Kt)1(>l)>)f i> зп>У ск >Г> г» с fc > flfv, ., v<> f >>l)f f» v >и тае> f«»fp>tц ицущие си> па»ы en>>t I>etc>>>tf» и при цос > ижении t)tfpettelteff >tnt o норо> а, например, серии г сигналов соответствия, выцаег импульс на вход распределителя 6, фазируя его.

11ри отсутствии подтверждения сигналов соотвегствия по дополнительному каналу вьщепения фазы сигнал с выхода делителя 9 проходит через блок 11 запрета и устанавливает делитель

9 и счетчик 5 в исходное состояние.

Устройство синхронизации по циклам, содержагпее последовательно соединенные анализатор, первый элемент И и счетчик, а также второй элемент И и распределитель, выход которого подключен к другому входу первого элемента И, а вход соединен с выходом генератора тактовых импульсов, о т л и ч а ю щ ее с я тем, что, с целью уменьшения времени

> вхождения в синхронизм, введены последовательно соединенные первый и второй блоки запрета, первый делитель, дополнительный счетчик, а также последовательно соединенные второй делитель и третий блок запрета, выход которого соединен с входом счетчика и входом второго делителя, второй вход которого соединен с вь>ходом генератора тактовых импульсов и вторым входом первого делителя, выход которого подключен к другому входу второго блока запрета, а третий вход первого делителя через второй элемент И соединен с выходом первого блока запрета, причем выход дополнительного счетчика соединен с выходом счетчика и подключен к другому входу распределителя, выход которого подключен к другому входу первого блока запрета, другой вход которого подключен к выходу анализатора, а выход подключен к третьему входу второго делителя, другой выход которого подключен к другому входу второго элемента И, при этом выход первого блока запрета подключен к другому входу третьего блока запрета, а выход второго блока запрета подключен к другому входу дополнительного счетчика, причем выход второго делителя подключен к другому входу счетчика.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР N 498752, кл. Н 04 1 7/08, 1974.

Составитель Т. Маркина

Техред И. Асталош

Корректор Т. Скворцова

Редактор И. Марховская

Тираж 775 Подписное

1111И1И1И Государственного комитета СС(Р по делам изобретсний и отк11ыгий

113()35. Москва, Ж- 35, Раушскан наб., и. 4/5

Заказ 5307/55

Филиал 1И111 Патент", г. Уж ор1л. уп. 11Ро. ь иля, 1