Устройство для получения разности частот двух импульсных последовательностей

Устройство для получения разности частот двух импульсных последовательностей

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ.

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву— (22) Заявлено 070776 (21) 238 3404/18-21 с присоединением заявки М— (23) Приоритет—

Опубликовано 25.09,79. Бюллетень NR 35

Дата опубликования описания 28,09.79

Союз Советскик

Сещиалистических

Республик

«ц 687577

1 ОЙД,,,,:,, - gg, (51}M. Кл.

Н 03 К 5/153

Н 03 К 5/01

Государственный комитет

СССР но делам изобретений и открытий (53) УДК621. 374 (088.8) (72} Автор изобретения

В . А . Карелин (71) Заявитель (54) УСТРОИСТВО ДЛЯ ПОЛУЧЕНИЯ РАЗНОСТИ ЧАСТОТ

ДВУХ ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ

Изобретение относится к радиотехнике и может быть использовано в радиотехнических устройствах для сравнения двух импульсных последовательностей по частоте.

Известное устройство для формирования сигнала, частота которого характеризует разность частот двух це- почек импульсов, для устранения погрешности операции вычитани я, вносимой возможным совпадением во времени импульсов вычитаемой и уменьшаемой по следов ат ель иост ей, содержит схему управления вентилем, вырабатывающую импульс, длительность которого выби- 15 рается в зависимости от частоты входного сигнала, что ограничивает частотный диапазон устройства при фиксированных параметрах схемы (1).

Кроме того, устройство не симмет- 20 рично по отношению к двум его входам, в результате чего необходимо заранее знать, какая из двух сравниваемых частот больше.

Наиболее близким по техническому решению к предлагаемому является устройство разностной частоты двух импульсных последоватЮтьностей, содержащее элементы НЕ, триггеры и элементы И и состоящее из двух идентичных ЗО каналов для преобразования входных сигн.алов (2)-.

Однако это устройство обладает недостаточной помехоустойчивостью при частичном совпадении во времени импульсов двух последовательностей.

Кроме того, оно достаточно сложно, содержит пять элементов памяти, что снижает надежность его в работе.

Цель изобретения — повышение надежности устройства.

Поставленная цель достигается тем, что в устройстве для получения разности частот двух импульсных последовательностей, содержащем первый и второй элементы И, первые входы которых подключены соответственно к первым входам третьего и четвертого элементов И,. элемент ИЛИ, первый триггер памяти и второй триггер памяти, потенциальные входы которого соединены соответственно с первыми входами пятого и шестого элементов И, выходы первого и второго элементов И через элемент ИЛИ подключены к счетному входу первого триггера памяти, импульсные выходы которого соединены соответственно со вторыми входами третьего и четвертого элементов И, один из .потенциальных выходов перво

687577 го триггера памяти соединен с вторым входом первого элемента И и третьим входом четзертсгс элемен" à И,, выход которого подключен < второму входу шестого элемента И и к первому входу второго триггера памяти, второй вход которого соединен с вторым нходом пятого элемента И и с выходом третьего элемента И, третий вход которого подключен к второму входу второго элемента И и к другому потенциальному выходу первого триггера памяти.

На фи г. 1 предст авлен а структурная схема предлагаемого устройства для получения разности частот двух импульсных последовательностей; на фиг. 2 и 3 - временные диаграммы его работы.

Устройство для получения разности частот двух импульсных последовательностей содержлт элементы И 1-6; элементт ИЛИ 7; импульсно-пот енци ал ьный

8 и потенциальный 9 триггеры памяти> входные шины 10 и 11.

Устройство работает следующим образом.

Входные импульсные последонательности f g u fg поступают н а соот нет ствуюиже входные шины устройства 10 и

11. Э установившемся режиме работа устройства не зависит от чачального состояния триггеров памяти 8 и 9 °

Для определенности полагают, что на потенциальном выходе первого тригге/ ра памяти 8 Р, на его импульсных выходах R u S л на выходе второго триггера памяти 9 Q имеют н исходном состоянии нысокяе разрешающие потенциалы, а на потенциальных выходах триггеров памяти 8 и 9 (Q и R) имеются соответственно чизкие запрещающие пот енциалы".

Ниже рассматривают случай, когда

f > f (см. фиг. 2 я 3) . Импульс последовательности с частотой f, проходя через открытый элемент 2 и через элемент 7,, воздействует на счетный вход трчггера 8 и переводит последний з противоположное состояние.

Триггер 8 функционирует так, что высокие потенциалы на eI"o выходах

/ Ф (Р и GL, формируют ся по переднему фронту импульса, действующего на его счетном входе, а низкие, запрещающие потенциалы на его выходах (Р и G(,). формируются по заднему фронту входного импульса. Лри этом триггер

8 поочередно формирует на своих импульсных выходах (R и S) сигналы низкого потенциала, длительность которых påýHа длительности HM JIbcB р зоз действующего на счетном входе триг-гера 8. Поэтому импульс последовательности с частотой f2 „ действующий на счетном входе триггера 8„, не пройдет на выход элемента 4, так как дс изменения триггером 8 своего состояния прохсждение слгнала через элемент

4 было запрещено низ ким потенциалом

3 (Я ), а после изменения состояния триггера 8, вызванного действием импульса на его счетном входе, прохождение сигналов через элемент 4 будет запрещено сигналом низкого уровня с импульсного выхода триггера 8 (S) вплоть до окончания действия сигнала на счетном входе триггера 8. Следующий за импульсом последовательности час=оты f импульс частоты fq, про:,.одя через открытый потенциалом Я элемент 1 и через элемент 7, воздействует на счетный вход триггера 8, переводя его н .противоположное состояние, и, аналогично со случаем воздействия на счетном входе импульса последовательности fZ, триггер 8 потенциалом Р разрешает прохождение сигналов через элементы 2 и 3 и после окончания действия импульса после1 донательности f потенциалом Q запрещает проход сигналов через элементы 1 и 4. Таким образом, когда имеет место чередование импульсов уменьшаемой (fg ) и вычитаемой (f ) последовательностей, сигналы на выходы элементов 3 и 4, а следовательно, и на выход устройства не проходят ° Когда же на входной шине 10 появляются подряд два импульса частоты f, не разделенные во времени появлением импульса частоты f (такой случай будет имет ь место, так как f > Й ), второй импульс иэ этой пары проходит на выход элемента 3, проход сигналов через который разрешен потенциалом Р, и далее через элемент 5, прохождение сигналоз через который разрешено потенциалом Я с триггера 9, на выход устройства. При этом он не проходит на счетный вход триггера B так как прохождение сигналов через элемент 1 запрещено потенциалом Я с триггера 8.

Если имеется подряд не более одного совпадения импульсов вычитаемой и уменьшаемой последовательностей, то работа устройства не отличается от опясанной выше, так как оба совпавших но времени импульса (см. фиг. 2) через элемент 7 одновременно воздействуют н а счетный вход три ггера 8. Следовательно, появление запрещающего потенциала Р и окончание запрещающего импульса S происходят с окончанием воздействия обоих совпавших импульсов,. что обеспечивает проход импульса последовательности с частотой f, совпавшего во времени с импульсом частоты fZ,, на выход элемен— та 3 и через элемент 5, проход сигналов через который разрешен, на выход у строй ст з а.

Иначе работает устройстно в случае наличия более одной пары совпавших импульсов последовательностей подряд (см. Фиг. 3) . В этом случае совпавшие зс времени импульсы входб 87577 ных последовательностей на выходах элементов 3 и 4 будут чередоваться.

Причем первым пройдет импульс, соответ ст вуюший посл едоват ел ьн ости импульсов, следующих с большей частотой (f ), вторым — импульс, соот нет ст-5 вующий последонательности импульсов с меньшей частотой следования и т.д.

При этом эти чередующиеся импульсы проходят на установочные входы триггера 9, который поочередно разрешает проход сигналов через элемент 5 потенциалом Q или через элемент б потенциалом P (изменение потенциалов

P u Q триггера памяти 9 происходит по заднему фронту импульса, дейст.вуюшего на одном из его установочных входов). Следовательно, проход сигналов на выход элементов 5 или б

1 возможен только в случае поянления на их входах не менее днух импульсон одной последовательности, не раз- о деленных но времени появлением импульса другой последовательности.

При числе совпавших подряд во времени импульсов, равном 2k (где

1,2,3,...,), последняя совпавшая пара устанавливает триггер 8 в состояние, соотнетствуюшее разрешению прохода на выход элемента 3 импульса последовательности большей частоты (f ) . Поскольку первым после оконча- 30 ния действия последней совпавшей пары импульсов на входе устройства появляется импульс последовательности большей частоты, он проходит на установочный вход триггера 9, устанавли- g5 вая его в состояние, соответствующее разрешению прохода на выход устройства через элемент 5 импульсов последовательности большей частоты (f ). Поэтому при появлении следую- 4р щей серии совпадений первый совпавгий импульс последовательности большей частоты проходит на выход устройства через элемент 5 (см. фиг.3). импульсы рази >ст 45 ной частоты будут присутствовать на выходе элемента 6, т. е. наличие импульсов на том или ином выходе несет информацию о знаке разности частот. Таким образом, использование предлагаемого устройства позволяет с высокой надежностью получить информацию о разности частот двух импульсных последовательностей при любых соотношениях частот этих последовательностей и любых длительностях импульсов.

Формула изобретения устройство для получения разности частот двух импульсных последовательностей, содержашее первый и второй элементы И, первые входы которых подключены соответстненно к первым входам третьего и четвертого элементов И, элемент ИЛИ, первый триггер памяти и второй триггер памяти, потенциальные входы которого соединены соответственно с первыми входами пятого и шестого элементов

И, о т л и ч а ю ш е е с я тем, что, с целью повышения надежности, выходы первого и второго элементов

И через элемент ИЛИ подключены к счетному входу первого триггера памяти, импульсные выходы которого соединены соответственно со вторыми входами третьего и четвертого элементов И, один из потенциальных выходов первого триггера памяти соединен с вторым входом первого элемента

И и третьим входом четвертого элемента И, выход которого подключен к второму входу шестого элемента И и к первому входу второго триггера памяти, второй вход которого соединен с вторым входом пятого элемента И и с выходом третьего элемента И, третий вход которого подключен к второму входу второго элемента И и к другому потенциальному выходу первого триггера памяти.

Источники информации, принятые во внимание при экспертизе

1. Патент США 9 3448389, опублик.

03.06.69 (аналог).

2. Авторское свидетельство СССР

Р 511699 Н 03 k 5/00 от 16.11.73 (прототип) .

6B7577. Pn>

Заказ 5744/52

Тираж 1060 Подписное

IIHHHtlH Государственного комитета СССР по.делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Редактор T„ Иванова Техред С.Мигай Корректор М. Селехман