Устройство декодирования импульсной последовательсности

Устройство декодирования импульсной последовательсности

Иллюстрации

Показать все

Реферат

 

./

О П И С А Н И Е iii 687593

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт. свид-ву— (22) Заявлено 05,04.78 (2I ) 2602930 18-0 . (5E)M. Кл.

Н 03К 13, 32//

Н 04 1. 7/02 с присоединением заявки ¹вЂ”

Государственный комхтет

СССР ио делам кзобратеннк н открытой (23) ПриоритетовЂ

Опубликовано 25 09 79 Бюллетень ¹ 35

Дата опубликования описания 30.09.79 (53) УДК

62 1,394.14(088.8) (72) Авторы изобретения

H. Н. Егоров, И. М. Жовтис, В. Г. Петровский и О. А. Яковлев (71) Заявитель (54) УСТРОЙСТВО ДЕКОДИРОВАНИЯ ИМПУЛЬСНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ

Изобретение относится к радиотехнике и может использоваться при создании дискретных систем связи для фазирования по пиклу.

Известно устройство декодирования импульсной последовательности, содержащее сдвигающий регистр, регистр памяти, блок синхронизапии и блок элементов совпадения, первая группа входов которого подключена к выходам регистра памяти (1 1.

Однако известное устройство не обладает доста точной точностью фиксапии фазы сигналов входной кодовой комбинапии, что снижает точность декодирования, Цель изобретения — повышение точности декодирования.

Для этого в устройство декодирования импульсной последовательности, содержащее сдвигающий регистр, регистр памяти, блок синхронизапии и блок элементов совпадения, первая группа входов которого подключена к выходам регистра памяти, введены блок выделения периода, блок накопления, пороговый элемент и элемент ИЛИ, при этом первые входы блока выделения периода и блока накопления объединены и являются входом устройства, вторые входы соединены с выходолт

5 блока синхронизапии, выход блока выделения периода подключен к первому входу элемента ИЛИ и к входу блока запоминания фазы, первый выход которого соединен с третьим входом блока накопления, а второй выход — с входами сдвигаюшего регистра, соединенными с входом блока элементов совпадения, выход которого является выходом всего устройства, выход блока накопления соединен с входом порогового элемента, выход которс го соединен с вторым входом элемента

ИЛИ, к выходу которого подключен другой вход сдвига юшего регнс тра.

HA чертеже приведена структурная . электрическая схема предложенного устройства.

Устройство декодирования ил пульсной последовательности содержит блок 1

)О

30 синхронизации, блок 2 В!>!л(зле н!!я Hr иода, блок 3 !)акопления, элемент ИЛИ 4, блок 5 запоминания фазь), порог>?В),fft

;JIr >лl HT (? > Сд(3!1>ГП л?Iд>п! 1>(Гffr T(> > блок

ОЛ(>)>)Е>)Т(>В ((ЗDtIQ fе)1>!и> Pr I l>r I f > 3 !(>) Лtlfти.

Ус rpo)fcTv0 работа() 1 cJtro>IJ )Offtffht с».PQQ0f«.

Из блока Л синхрони;запии пос:тупакт на вход блока 2 I3).trzoJIP!ff«f ttol>ff(? Q и блока 3 накопления ичпул! с ы с периодом следования 0)tn>f)!TO!ft.ffn 140)«»tf)tf t, чем длительноcòH пери;>да кодовой пос:леДОВВ те JIIHoc Tft ° I I P H и(?с тУпле)!1)и FlQ ВхО>3 устройства импульса последовательности в блоке 2 в течение его длительности осуществляется л(ногократный опрос импульсами из блока 1. Если входной ил)пульс не искажен по форме, то на HHlxo— де блока 2 выделения периода Вырабаты—

Вается сигнал, соответствую)ций времени окончания периода последовательности с точностью по времени 23 Т>=0,5То, где

То — период следования импульсов блока

1 синхронизации. Такая точность достигается использованием двух частот опроcB„ вторая частота формируется в блоке

2 и сдвинута на полпериода относительно частоты блока 1. Блок 5 заполлинания фазы постоянно вырабатывает импульсы, период следования которых равен периоду кодовой последовательности, при>)ел) импульсы, поступающие на входы сдвигаюшего регистра 7, задержаны на фиксированную величину относительно импульсов, поступающих на вход блока 3 накопления. ! г

Сигнал с выхода блока 2 Выделения периода через элемент ИЛИ 4 подается на вход сдвигаю)цего регистра 7 и этот же сигнал поступает на вход блока 5 запоминания фазы, осуществляя его фазирование. В блоке 5 запоминается фаза поступившего импульса, и импульсы, которые с его выхода подаются на вход блока 3 накопления, строго соответстззу)от граниHQM периодов кОдОВОЙ и(?слелова телы)ости

Б блоке 3, в промежутках между импульсами с блока 5, происходит опрос входных сигналов импульсами с блока 1 и накапливаются результаты опроса, а по импульсу с блока 5 результаты передаются на вход порогового элемента 6 .

При превышении заданного порога с выхода пороговоГО элемента 6 сигнал Iсрез элемент ИЛИ 4 поступает на вход сдвигаюшег0 регистра 7. В с:двига)оший регистр 7 под воздействием сигна :.>?в со

I3Tr>} >.>Г(> F3) tÕ(?JIB блока ° > 3>зпо>>1111)ан)lя фа з зы, поступающих на Вх(>ды СДВПГВ,:запи(l tF3Q )ОТ(я С ПГ!)альl С GJ)OKB 131,!Дс>л>(>1!1>$!

ПЕР))ОДВ t! ПОРОГО130ГО;>;!ОМ(?!IТП F» (.»Отв(. Ic Гиу)О!!!11(. н(!!О на ж !1! и!"Iл! )f If(:ка жс! нНЫМ ИМПУЛЬСВМ ПОСЗ!Е!1013ат(З>!Ь)!(?СТИ. KOI

tIQ к Од 0)за я и >?с дедова тел >0 0c T ь> с or) ТВО тс тВУ к?1)ц)Я кОдОВОЙ KOMr>) f f1 Q) t f 1) t В РОГ П(т >сз с? пал)яти, зап t)U(тся 13 (двигающий рс

I истр 7, блок 8 элементов совпаде)!ия ьч>)работает сигнал декодиро)зания, но тольК0 пос:ле Окончания импульса со второго

Выхода блока 5;)апоми))ани» фа.зы, Таким образом, D устройстве Ocу— шествляетс$! опрос импульсами Высокой )астоты ках(лого элемс нта ил)пульс!П>й последо)3ательности и определяе гс я фаза

ПОС ТУПЯ !31!)ИХ С IH HEI ЛОВ> П Р)!>!РЛ1 1!СК>ЗЖ> 11 ные по форме импульсы опознаются с;)аданным порогом, сигнал декодирован!Вя сдвинут fto фазе относительно периода кодовой последовательности на фиксированНо0 Время с точностью D Т(0,5 To, llaдежиое опознавание кодовой комбинации достигается использованием избыточной шформации для предварительного фазирования устройства.

Формула изобретения

Устройство декодирования импульсной последовательности, содержащее сдвигающий регистр, регистр памяти, блок синхронизации и блок элементов совпадения, первая группа входов которого подключена к выходам регистра памяти, отличающееся тем,что,с целью повышения точности декодирования, введены блок выделения периода, блок накопления пороговый элемент и элемент

ИЛИ, при этом первые входы блока выделения периода и блока накопления объединены и являются входом устройства, вторые входы соединены с выходом блока синхронизации выход блока выделения периода подключен к первому входу элемента ИЛИ и к входу блока запоминания фазы, первый выход которого соединен с третьим входом блока накопления, а второй выход — с входами сдвигаюшего регистра, соединенными с входом блока элементов совпадения, выход которого является выходом всего устройства, выход блока накопления соединен с входом поp0FOI3OFO 3JIPMPHTB r3bIX0Q K0T0p0T 0 с:ОРдинен с вторым входом элемента ИЛИ, 1 P — г-<1 к в1,1х<шу которого п< иклу<1< и другой вход сдвиГП 10П1Г .Г и<: т1 и °

ИсTo 1ники 1111<1101)мдtlии пРинить1Р Во внимание при зкспортное

1. Шляпоберский В. и. Основы техники передачи дискретньсс сообщений. — М., Связь, 1973, 151 (прототип).

Составитель A,Càãàëèåâ

Редактор Л.Гребенникова Техред Л. алферова Корректор Н. Степ

Заказ 5745 53 Тираж 1060 Подписное

Ц1Н1И1ПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 415

Филиал ППП "Патент, г. Ужгород, ул. Проектная, 4.