Двоичный счетчик импульсов с контролем ошибок

Двоичный счетчик импульсов с контролем ошибок

Иллюстрации

Показать все

Реферат

 

О П С A --Н И Е

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

" 6876()1

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 24.05.77 (21) 2487798/18-21

Н 03 К 21/34 с присоединением заявки МГасударственный иватет

СССР ра делам нзааратанкй н аткрытнй (23) Приоритет

0пУбликовано 25.09.79. Бюллетень М35

Лата опубликования описания 28 09 79 (53) УДК 621.374. .32(088.8) (72) Авторы изобретения

А. А. Метешкин и Г. Г, Реснянский (71) Заявитель (54) ДВОИЧНЫЙ С -!ЕТЧИК ИМПУЛЬСОВ

С КОНТРОЛЕМ О!! !!БОК

Изобретение относится к вычислительной технике и может быть применено в устройствах, содержащих два синхронно и параллельно работающих двоичных счетчика, например в канале обмена данными

ЭВМ.

Известен счетчик импульсов с контролем ошибок, содержащий разрядные пересчетные ячейки,. в котором контроль двоичного счетчика импульсов осуществляется путем сравнения контрольного кода четности содержимого разрядных пересчетных ячеек с кодом четности, вычисленным специальной схемой. (1). Для уменьшения времени контроля и локали15 зации ошибки в него введены схемы за держки, объединения импульсов записи

"единитт и переполнения, функдиональттых узлов поразрядного контроля формирования .сигнала ошибки и фиксации места неисправности.

Недостатком известного. устройства является отсутствие -возможности автоматически исправлять ошибки непосредственно в ходе работы счетчика.

Известен также двоичный счетчик с контролем ошибок, который содержит последовательно соединенные двоичные ячейки, блоки поразрядного контроля, состоящие из блоков контроля смены состояний, каждый из которых включает логические элементы И, элементы задержки, элементы ИЛИ и И, блока контроля отсутствия импульсов с данной ячейки, включаемого логические элементы ИЛИ и И, и блока контроля ложных импупь« сов, состоящего из логических элементов И, ЗАПРЕТ и формирователя импульсов (2).

Входы блоков контроля смены состояний подключены к соответсгвующим вы» ходам двоичных ячеек, а выходы соединены с входами блока формирования сиг» нала ошибки. Элемент задержки включен между выходами счетчика и соответствующим входом блока поразрядного контроля последней двоичной ячейки. Причем

gezcna

Однако это устройство не обеспечивает автоматического исправления ошибок непосредственно в ходе работы счетчика, 55

Е!ель изобретения - автоматическое исправление ошибок непосредственно в ходе работы счетчика и его упрощение, каждый блок контроля смены состояний состоит из логических элементов И, входы которых непосредственно и через элементы задержки соединены с выходами данной двоичной ячейки и логического 5 элемента ИЛИ, входы которого соединены с выходами логических элементов И.

Один вход элемента И блока контроля смены состояний соединен с выходом ло гического элемента ИЛИ, а другой через дополнительный элемент, задержки — с входом данной двоичной ячейки. Причем входы логического элемента И блока контроля отсутствия импульсов с данной ячейки соединены с выходами блока поразрядного контроля последующей двоичной ячейки и с логическим элементом

ИЛИ, а в блоке контроля ложных импульсов логический элемент ЗАПРЕТ соединен с выходом логического элемента И и через формирователь импульсов - с выходом данной двоичной ячейки.

Известное устройство работает следующим образом. При счете на вход уст25 ройства поступают импульсы. Разрядные пересчетные ячейки последовательно устанавливаются в положения "1 и "0" входными импульсами либо импульсами переноса с выхода предыдущей пересчетной

3О ячейки. Блоки поразрядного контроля осуществляют контроль за работой пересчетных ячеек так, что при нормальной работе пересчетной ячейки сигналы на первых трех выходах блоков отсутствуют, а при

35 наличии каких либо ошибок в работе нересчетных ячеек, в зависимости от характера ошибки, на соответствующем выходе блока поразрядного контроля появляется сигнал. Блоки поразрядного контроля сиг- 40 нализируют о наличии следующих ошибок в работе пересчетных ячеек: отсутствие перехода пересчетной ячейки иэ одного состояния в другое при наличии на счетном входе ячейки сигнала; наличие сигнала переноса на выходе ячейки при отсутствии перехода ячейки из состояния "1 в состояние "0"; отсутствие сигнала переноса на выходе ячейки при переходе ячейки иэ состояния "1" в состояние О».

QIIsl этого в предлагаемый двоичный счетчик импульсов с контролем ошибок, содержащий два синхронно работающих счетчика с последовательно соединенными двоичными триггерами ячейками, блоки поразрядного контроля, состоящие из элементов И и ИЛИ, образующих три пары элементов равнозначности, причем выходы первой пары элементов равнозначности соединены с соответствующими входами элементов И третьей пары элементов равнозначности, вторые входы которых подключены к соответствующим выходам второй пары элементов равнозначности, входы элементов И которой соединены с соответствующими выходными шинами триггерных ячеек счетчиков, в каждый блок поразрядного контроля введены триь гер признака с двумя входными элементами И, два корректирующих элемента

И, два элемента ИЛИ, элемент ИЛИ-НЕ и два триггера формирования единичных сигналов переноса, единичный выход первого триггера формирования единичных сигналов переноса соединен с первыми входами первых элементов И элементов равнозначности первой пары, вторые входы которых соединены с единичным и нулевым выходами второго триггера соответственно, нулевой выход первого триггера подключен к первым входам двух других элементов И первой пары элементов равнозначности, вторые входы которых соединены с нулевым выходом второго и единичным выходом первого триггеров формирования единичных сигналов переноса соответственно, третьи вхо« ды первого и второго элементов И первого и второго элементов равнозначности третьей пары подключены к нулевому выходу триггера признака, а третьи входы второго и первого элементов И этой же лары к единичному выходу триггера признака, первые входы входных элементов И которого соединены с соответствующими выходами второй пары элементов равнозначности, а вторые входы - с нулевыми входами триггеров формирования единичных сигналов переноса и с входной шиной, входы триггера признака соединены с выходами его входных эле-. ментов И, выходы третьей пары подключены к входам элемента ИЛИ-НЕ, выход которого соединен со вторыми входами корректирующих элементов И, к первым входам которых подключены выходы триггерных ячеек контрольных разрядов счетчиков

687601 соответственно, а выходы корректирующих элементов И подключены ко вторым входам элементов ИЛИ, выходы которых подключены к единичным входам соответствующих триггеров формирования единичных сигналов переноса.

На фиг. 1 приведена структурная схема предлагаемого устройства; на фиг. 2 - его место и связи с злементами двоичного счетчика импульсов.

Двоичный счетчик импульсов содержит триггерные ячейки 1 и 2 первого и втс рого двоичных счетчиков; триггерные ячейки 3 и 4 контрольных разрядов первого и второго счетчиков; корректирующие логические элементы И 5 и 6 первого и второго счетчиков; логические элементы ИЛИ 7 и 8 в депях переноса первого и второго счетчиков соответственно; вход 9 счетчиков; шины 10 и 11 сигналов переноса второго и первого счетчиков соответственно; единичный 12 и нулевой 1 3 выходы ячеек второго счетчика; единичный 14 и нулевой 15 выходы ячеек первого счетчика; шины 16 и 17 корректирующих сигналов второго и первого счетчиков соответственно; шины

1 8 и 1 9 сигнала индивидуального контроля второго и первого счетчиков; блок

20 поразрядного контроля с выходной шиной 21; триггеры 22 и 23 формирования единичных сигналов переноса

П,, П),П,Л первого и второго счетчи2 2 ков соответственно; элементы И 24-27; элементы ИЛИ 28 и 29 первой пары элементов равнозначности, элементы И

30-33, элементы ИЛИ 34 и 35 второй пары элементов равнозначности, входные элементы И 36 и 37 триггера признака; триггер 38 признака, фиксирующий относительное состояние одноименных разрядОв счетчиков в предыдущем такте; элементы И 39«42; элементы ИЛИ 43 и

44 третьей пары элементов равнозначности; шины 45 текущего сигнала равнозначности; шина 46 текущего сигнала неравнозначности единичный 47 и нуле) вой 48 выходы триггера признака; шины

49 и 50 единичных сигналов "2П и

"1П" соответственно; единичные выходы

51 и 52 триггеров формирования единичных сигналов переноса; нулевые выходы

53 и 54 этих же триггеров; элемент

ИЛИ-HE 55.

Причем выходная шина 51 триггера

22 подключена к первым входам элемен5

1о

2О

25 зо

5О

55 тов И 24 и 26, вторые входы которых соединены с выходами 52 и 54 триггера

23 соответственно. Выход 53 триггера

22 подключен к первым входам элементов И 25 и 27, вторые входы которых соединены с выходом 54. триггера 23 и выходом 53 триггера 22 соответственно. Выходы элементов И 26 и 27 подключены к входам элемента ИЛИ 29, выходная шина 50 которого соединена с первыми входами элементов И 39 и 40, выходы которых соединены с входами элемента ИЛИ 43. Выходы элементов

ИЛИ 43 и 44 подключены к входам элемента ИЛИ-HE 55, выходная шина 21 которого соединена со вторыми входами элементов И 5 и 6, к первым входам которых подключены соответственно шины

19 и 18 триггерных ячеек контрольных разрядов первого и второго счетчиков соответственно. Выходные шины 17 и

16 элементов И 5 и 6 подключены к вторым входам элементов И 7 и 8 соответственно, к первым входам которого подключены соответственно выходные шины 14 и 12 триггерных ячеек (к-1)ого разряда. Выходная шина 11 элемента ИЛИ 7 подключена к единичным входам триггеров 1 и 22, а вы одная шина

10 элемента ИЛИ 8 - к единичным входам триггеров 2 и 23. Входная шина 9 подключена к нулевым входам триггеров

22 и 23 и ко вторым входам 9 элементов. И 36 и 37, выходы которых соединены соответственно с единичным и нулевым входами триггера признака 38), единичный выход 47 которого подключен к третьим входам элементов И 40 и 41, а нулевой выход 48 — к третьим входам элементов И 39 и .42.

Единичный выход 14 триггерной ячейки 1 соединен с первыми входами элементов И 30 и 33, а нулевой выход 15со вторыми входами элементов И 31 и

32. Единичный выход 12 триггерной .ячейки 2 к-ого разряда соединен со вторым входом элемента И 30 и первым входом элемента И 32, а нулевой выход

13 — с первым входом элемента И 31 и вторым входом элемента И 33. Выходы элементов И 30, 31 подключены к входам элемента ИЛИ 34, выходная Шина

45 которого соединена со вторыми входами элементов И 39 и 41 и первым входом элемента И 36. Выходы элементснз И 32 «33 подключены к входам элецента ИЛИ .35, выходная шина 46 ко6 с / 601

45 торого соединена со вторыми входами элементов И 40, 42 и с первым входом эцеме»та И 37.

Тр»ггеры 22» 23 форм»руют с.д»»»»пью сигналы Г»», П, соответствующие наличию и П», П - отсутствию сигналов переноса из (к-1)-ого разряда в первом и во втором счетчиках соответственно.

Элеме»т И 24 выделяет единичный сигнал, соответствующий одновременному появлению сигналов П»,П, а элемент И

25 — единичиъ и сигнал, соответствующий одновременному налпч»ю сигналов П, П в данном такте. Поступление на вход

15 элемента ИЛИ 28 выходного сигнала элемента И 24 или элемента И 25 обеспечивает единичный сигнал 2П на шине

40. Схема равнозначности на элементах

26, 27 и 28 формирует единичный сиг20 нал 1П íа шине 50, соответствующий наличию в данном такте сигнала переноса из (к-1 ) разряда только в одном из счетчиков. Узлы- равнозначности второй пары вырабатывают единичные сигналы

P (рав»означность) и Н (неравнознач ность), соответствующие равнозначному (неравнозначному) состоянию одной пары одноименных разрядов первого и второго счетчиков. Схема на- элементах 30, 31 и 34 вырабатывает сигнал Р, схе ма на элементах 32, 33 и 35 - сигнал

Н, Единичный сигнал Р по шине 45 поступает на элемент И 36 и на элемен ты И 39 и 41 третьей пары элементов

35 равнозначности, а сигнал Н по шине

46. - ца элемент И 37 и элементы И

40 и 42 третьей пары элементов равно 3HQчностH, Счетный импульс B каждом такте разрешает прохождение сигналов

Р, Н»Q едшьч юный и нулевой входы триг» гера признака 38 соответственно. Последний запоминает сигнал P (Н » ), наблюдаемый в (n. -1)-ом такте для сравнения его с сигналами Р (Н ), поступающими по шинам 45 и 46 в пюм такте. (Индексы п-1, и. указывают номер такта, в котором сформированы сигналы

Р (Н). Третья пара элементов равнозначности обеспечивает сравнение сигналов 50

Р (Н» ) с сигналом Р (Н» ) в зависимости от наличия сигналов 2П (1П) и выработку контрольных. сигналов на выходе элементов ИЛИ 43 и 44, откуда они поступают на элемент ИЛИ-НЕ 55. При 55 наличии сбоя в к -ом разряде одного из счетчиков на выходе элемента ИЛИ-НЕ

55 формируется сигнал ошибки, который ро urrrrre 21 поступает на входы элеменгов И 5 и 6, на вторые входы элементов

4, 5 и 6 поступают сигналы ошибки триггерных ячеек 3 и 4 соответственно.

С и,txo!an элементов И 5» 6 снимаются сигналы коррекции. Элементы ИЛИ 7 и

8 служат для объединения сигналов лерепоса, поступающих из (к-1) разрядов по выходным шинам 14 и 12, и сигпализаЙии коррекции.

Принцип работы счетчика основан ка а»ализе состояний одноименных разрядов двух синхронно работающих двоичных счетчиков, исходное состояние которых может быть различным (одинаковым) .относительно друг друга, на предмет равнозначности, Причем, если в (и-1)-ом такте в к-ом разряде счетчиков наблюдается равнозначность (неравнозначность) ив и -омтакте из (K -1)-or о, разряда поступают сигналы переноса в к-ый разряд в обоих счетчиках, либо сигналы переноса отсутствуют, т. е. вырабатывается сигнал 2П, то относительное состояние разрядов счетчиков не изменяется, а если в п-ом такте поступает сигнал переноса из(к-1 )-ого разряда в к-ый разряд только в одном из счетчиков, т. е. вырабатывается сигнал 1П, то относительное состояние к-го разряда счетчиков изменяется на противоположное (см. таблицу). По входной шине

9 на нулевые входы триггеров 22 и 23 поступают счетные импульсы, в резуль; тате чего в каждом такте с их нулевых выходов будут сниматься единичные сигналы П»,П соответственно. Если в каком-то такте по шинам 11 и 10 на единичные входы триггеров 22, 23 поступает сигнал переноса из (к 1)-ого разряда (для первого разряда это счетный импульс, который всегда поступает на единичные входы) „то соответствующий триггер устанавливается в единичное состояние и на его выходе сформировывается единичный сигнал П,»(П ).

В зависимости от постуйления сигналов переноса в к-ый разряд из (к-1)огo разряда первая пара схем равнозначности формирует сигнал 2П, соответствующий одновременному наличию (отсутствию) сигналов переноса в к-ом разряде обоих счетчиков, о чем свидетельствуют сигналы П, П (П»,П» ), либо сигнал 1П, соответствующий наличию сигнала переноса в к-ом разряде только в одном из счетчиков, о чем свидетельствует появление на входе первой пары схем равнозначности сигналов П,П

687601

10. 0

II 2

I 0

I 0

0 I

I I, 0 I

I 0 I 0

0 0 I

Ш Н

2 0

Н

0 0

0 I

0 I о х т о х О

2 I

0 I Х 0

I 0

П р и м е ч а н и е. I — варианты исходных и текущих состояний к-юго разряда счетчиков.

2 — номер счетчика;

3 — содержимое к-го разряда счетчиков в исходном состоянии

4 — признак соотношения разрядов (P — равнозначность, Н вЂ” неравнозначность) в исходном состоянии;

5 — значение сигналов переноса их (к-l )-го в к-ый разряд;

6 — состояние к-го разряда после поступления в него сигнала переноса;

7 — признак соотношения разрядов после поступления сигналов переноса. (П,П ). В триггере признака 38 в это время находится информация об относительном состоянии (равнозначность или "неравнозначность ) к-ого разряда счетчиков в (и-1) такте: в виде сигна, ов Рп„1 (Н1 1), выработанных второй парой схем равнозначности. B n-ом такте вторая пара схем равнозначности выделяет новую информацию об относительном состоянии к-ro разряда счетчиков в виде сигналов Р (Н„), а первая пара схем равнозначности формирует сигнал 2П (1П). При одновременном поступлении сигналов Р (H ), P (Н„) и

2П (1П) в соответствующем сочетании на третью пару схем равнозначности на выходе элемента ИЛИ 43 (44) вырабатываеся сигнал контроля. На выходе же

Таким образом, предлагаемое устройство, обеспечивая автоматическое исправ- . ление ошибок непосредственно в ходе ра боты счетчика, позволяет повысить блока поразрядного контроля сигнал отсутствует, что свидетельствует о правильной работе счетчиков. При возникновении ошибки в к-ом разряде одного из счетчиков или в различных разрядах обоих счетчиков в соответствующем блоке поразрядного контроля вырабатывается сигнал ошибки, который по шине 21 поступает на элементы И 5 и 6 своего разряда счетчиков. На элемент И 5 (6) поступает также сигнал ошибки со схемы индивидуального контроля счетчика, в котором произошел сбой. В результате этого на шинах 16 (1 7) формируется сигнал коррекции, который, пройди через элементы ИЛИ 7 (8), устанавливает триггерную ячейку в правильное состо яние. надежность цифровых устройств, содержащих два синхронно работающих . счетчика, например, канала вводавывода.

687601

Формула изобретения

Двоичный счетчик импульсов с контролем ошибок, содержащий два синхронно работающих счет н1ка с последовательно соединенными двои шыми триггерными ячейками, блоки поразрядного контроля, состоящис из элементов И и ИЛИ, образующих. три пары элементов равнозначности, причем выходы первой пары элементов равнозначности соединены с соответствую« о шими входами элементов: И третьей пары элементов равнозначности, вторые входы которых подключены к соответствующим выходам второй пары эломентов равнозначности, входы элементов И которой

15 соединены с соответствующими выходными шипами триггерных ячеек счетчиков, отличающийся тем,что,с целью автоматического исправления оши20 бок непосредственно в ходе работы счетчика и упрощения, и каждый блок поразрядного контроля введены триггер признака с двумя входными элементами И, два корректирующих элемента И, два элемен25 та ИЛИ, элемент ИЛИ- IE и два триггера формирования едини.п ых сигналов переноса, единичный выход первого триггера формирования единичных сигналов переноса.соединен с первыми входами первых элементов И элементов равнозначности первой пары, вторые входы которых соединены с единичным и нулевым выходами второго триггера соответственно, нулевой выход первого триггера подключен к первым входам двух других элементов И первой пары элементов равнозначности, вторые входы которых соединены с нулевым выходом второго и единичным выходом первого триггеров формирования единичных сигналов переноса соот.ветственно, третьи входы первого и второго элементов И первого и второго цементов равнозна шости третьей пары подключены к нулевому выходу триггера признака, а третьи входы второго и первого элементов И этой же пары подключены к единичному выходу триггсра прязнака, первые входы входных элементов И которого соединены с соответствующими выходами второй пары элементов равнозна прости, а вторые входы - с нулевыми входами триггеров формирования единичных сигналов переноса и с входной шиной, входы триггера признака соединены с выходами его входных элементов И, выходы третьей пары элементов равнозначности подключены к входам элемента ИЛИ-НЕ, выход которого соединен со вторыми входами корректирующих элементов И, к первым входам которых подключены выходы триггерных ячеек контрольных разрядов счетчиков соответствеино, s выходы корректирующих элементов И подключены ко вторым входам элементов ИЛИ, выходы ко» торых подключены к единичным входам с ютветствующих триггеров формирования единичных сигналов переноса.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство № 315294, Н 03 К 21/34, 1971.

2. Авторское свидетельство

¹ 520714, Н 03 К 23/04, 1976 (прот от и п) .

Редактор Т, Иванова

Составитель С. Ранов (ехредд. Алферова Корректор Г. Назарова

Заказ 57Я5/53 Тираж 1060 Подписное

БНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", г. Ужгород, ул. Проектная, 4