Цифровое устройство тактовой синхронизации

Цифровое устройство тактовой синхронизации

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических республик

G n И С А Н И Е <„,68761З

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнителькое к авт. свид-ву(22) Заявлеио12.01,78 (21) 2569878/18-09 (51) М. Кл.

H 04 Ь 7/06 с присоединением заявки М

Гесудврстаанный наинтат

СССР на данам нзааратаннй н аткритнй (23) Приоритет

Опубликовано25.09 79. Бюллетень Рй 35

Дата опубликования описания 27 09.79 (53) УДК 621.Э94, .662 (088.8) А. А. Стомахин, Ю. А. Максимов и В. М. Селезнев (72) Авторы изобретения

Московское ордена Ленина и ордена Трудового Красного

Знамени высшее техническое училище им. H. Э. Баумана (7!) Заявитель (54) ЦИФРОВОЕ УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ

Изобретение относится к радиосвязи и может использоваться в устройствах синхронизации дискретных сигналов.

Известно цифровое устройство такто» вой синхронизации, содержащее последовательно соединенные опорный генератор, блок управления, делитель частоты, фазовый дискриминатор, реверсивный счетчик, ключевой блок, выход которого подключен к второму входу блока управления, а также последовательно соединенные формирователь импульсов и дополнительный делитель частоты> выход кОтОрогО подключен к второму входу ключевого блока,при этОм выхОд фОрмирОвателя импульсОв пОдключен к обьединениым по второму входу фазовому дискриминатору и реверсивному счетчику fl).

Однако это устройство имеет невьтсокие помехозащищенность, быстродействие ур и точность синхронизации.

Цель изобретения » повышение помехо» защищенности, быстродействия и точности синхронизации.

Для этого в цифровое устройство так товой синхронизации, содержащее последовательно соединенные опорный генератор, блок управления, делитель частоты, фазовый дискриминатор, реверсивный счетчик, ключевой блок, выход которого подключен к второму входу блока управления, а также последовательно соединенные формирователь импульсов и дополнительный делитель частоты, выход которого подключен к второму входу ключевого блока, при этом выход формирователя импульсов подключен к обьединенным по второму входу фазовому дискриминатору и реверсивному счетчику, введены последовательно соединенные регистр памяти и пороговый блок сравнения, выход которого подключен к дополнительным входам ключевого блока и дополнительного делителя частоты, при этом дополнительный выход реверсивного счетчика подключен к второму входу порогового блока сравнения и входу регистра памяти, а фазовый дискриминатор имеет пилообразную характеристику.

687613 (1) 20

К= JX1-Х -il> Л) На чертеже изображена структурная электрическая схема предлагаемого устройства.

Оно содержит опорный генератор 1, блок 2 управления, делитель 3 час тоты, фазовый дискриминатор 4, реверсивный счетчик 5, регистр 6 памяти, пороговый блок 7 сравнения, дополнительный делитель 8 частоты, ключевой блок 9 и форм ирова тель 1 0 импульсов.

Устройство работает следуюш м образом.

Пороговый блок 7 сравнения производит одновременно с измерением вычитание предыдушего результата иэ последуюшего, и разность сравнивается с пороговой величиной. Алгоритм сравнения можно записать в виде: где К4 g - предыдуший результат измерения, )(- последуюший результат изме25 рения, — пороговая величина.

В конце измерения импульс 11 поступает на пороговый блок 7 сравнения. Если А окажется больше порогового значезо ния, то импульс 11 закрывает ключевой блок 9 и устанавливает в начальное положение дополнительный делитель 8 частотът. Тогда сигналы с выхода формирователя 10 импульсов поступают непосредст35 венно на вход дополнительного делителя

8 частоты, который в случае заполнения импульсами открывает ключевой блок

9. Емкость дополнительного делителя 8 выбирается с учетом увеличения вероятности события Д определяемого иэ выражения: (0 45 где Р (ф- выроятность события при одном измерении.

Повышение помехозашишенности достигается отключением устройства синхронизации при первом же выходе фазы сигнала и» области допустимых значений, т.е. большие случайные отклонения фазы сигнала не используются для подстройки.

Анализ причины выхода фазы сигнала из области допустимых значений производится уже после отключения схемы синхронизации, т.е. время анализа не влияет на быстродействие схемы зашиты.

Формула изобретения

1. Цифровое устройство тактовой синхронизации, содержашее последовательно соединенные опорный генератор, блок управления, делитель частоты, фазовый дискриминатор, реверсивный счетчик, ключевой блок, выход которого подключен к второму входу блока управления, а также последовательно соединенные формирователь импульсов и дополнительный делитель час« тоты, выход которого подключен к второму входу ключевого блока, при этом выход формирователя импульсов подключен к объединенным по второму входу фазовому дискриминатору и реверсивному счетчику, о т л и ч а ю ш е е с я тем, что, с целью повышения помехоэашишенности быстродействия и точности синхронизации, . введены последовательно соединенные ре» гистр памяти и пороговый блок сравнения, выход которого подключен к дополнительным входам ключевого блока и дополнительного делителя частоты, при этом дополнительный выход реверсивного счетчика подключен к второму входу порогового блока сравнения и входу регистра памяти.

2. Устройство по п. 1, о т л и ч аю ш е е с я тем, что фазовый дискриминатор имеет пилообразную характеристику.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 362502, МКИ Н 04 L 7/06, 1971,. (прототип ) .

6В7ЫД

Составитель Е. Погиблов

Редактор Н. Хлудова ТекредЛ, Алферова Корректор Е. Лукач

Закаа 5760/54 Тираж 775 Подписное

0НИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, ) -35, Раущская наб., к. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4