Устройство для измерения преобладаний единиц или нулей в последовательности двоичных сигналов

Устройство для измерения преобладаний единиц или нулей в последовательности двоичных сигналов

Иллюстрации

Показать все

Реферат

 

ОП ИКАНИЕ

ИЗОБРЕТЕНИЯ

К ЛВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соввтскик

Социалистичвскик рвслублик iii 687616 (6l ) Дополнительное х авт. свид-ву (22)Заявлено 22,02.78 (2l ) 2583879/18 09 с присоединен ием зая в к и М (23) Приоритет

Опубликовано 25 09,79. Бюллетень М З5

Дата опубликования описания 29,09,79 (5l)M. Кл.

Н 04 Ь 11/08

Гвеударстввккье квивтет

СССР вв двлам кзвбрвтвнкй в втквмткк (53) Уд К 62 1..391. .835.2 (088.8 ) (72) Авторы изобретения

А. А. Краснояров, A. П. Коршиков и Д. А. Судник (7l) Заявитель (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ПРЕОБЛАДАНИЙ ЕДИНИБ

ИЛИ НУЛЕЙ В ПОСЛЕДОВАТЕЛЬНОСТИ ДВОИЧНЫХ

СИГНАЛОВ

Изобретение относится к технике передачи данных и может использоваться при настройке и контроле цифровых каналов.

Известно устройство для изменения преобладаний единиц или нулей в последо5 вательности двоичных сигналов, содержашее блок синхронизации и счетчик, выход которого через элемент задержки подключен к первому входу триггера, второй вход о и выход которого соединены соответственно с выходом счетчика и первым входом первого элемента И, а также последовательно соединенные первый интегратор, первый дешифратор и первый индикатор и

15 последовательно соединенные второй интегратор, второй дешифратор и второй индикатор (1).

Однако измерения с помошью этого

20 устройства требуют затраты значительного времени.

Бель изобретения — сокрашение времени измерений

Для этого в устройство для измерения преобладаний единиц или нуйей в последовательности двоичных сигналов, содержашее блох синхронизации и счетчик, выход которого через элемент задержки подключен к первому входу триггера, второй вход и выход которого соединены соответственно с выходом счетчика и первым входом первого элемента И, а также последовательно соединенные первый интегратор, первый дешифратор и первый индикатор и последовательно соединенные второй интегратор, втор< и дешифратор и второй индикатор, введены инвертор, второй элемент И и реверсивный счетчик, при этом первый вход инвертора обьединен с вторым входом первого

I элемента И и входом блока синхронизации, выход которого подключен к входу счетчика и второму входу инвертора, выход которого подключен к первому входу второго элемента И, второй вход которого соединен с выходом триггера, первый вход которого соединен с управляюшими входами счетчика, первого и второго интеграто3 6876 ра, первого и второго дешифраторов и реверсивного счетчика, первый и второй входы и первый и второй выходы которого соединены соответственно с выходом первого элемента И, выходом второго элемента И, сигнальным входом первого интегратора и сигнальным входом второго интегратора.

На чертеже представлена структурная электрическая схема предлагаемого устройства.

Оно содержит инвертор 1, первый и второй элементы И 2, 3, реверсивный счетчик 4, блок 5 синхронизации, триггер

6, счетчик 7, элемент 8 задержки, первый и второй интеграторы 9, 10, первый и второй деи ифраторы 11, 12 и первый и второй индикаторы 13, 14.

Устройство работает следуюшим образом.

Двоичный сигнал с входа через первый элемент И 2 и через инвертор 1 и второй элемент И 3 подается на входы реверсивного счетчика 4. Инвертор 1 превращает ...каждый нуль в "единицу, а каждую единицу в нуль, для чего на него подается последовательность тактовых импульсов с блока 5 синхронизации, который выделяет ее из сигнала поступающего с вхо- Зо да устройства. Эта же последовательность тактовых импульсов подается на счетчик

7, который определяет объем выборки (длительность сеанса измерений).

Иэ серии тактовых импульсов счетчик

7 выдает только один импульс, который сбрасывает триггер 6, и через элемент

8 задержки, который определяет время индикации, возвращает триггер 6 в исходное состояние. В сброшенном состоянии триггер 6 запрещает запись импульсов на входы реверсивного счетчика 4, а в исходном разрешает. В результате на вхс» ды реверсивного счетчика 4 в виде острых импульсов поступают с первого элемента И 2 все "единицы, а с второго элемента И 3 все .нули", содержашиеся в объеме выборки сигнала. Реверсивный счетчик 4 за время выборки усредняет поступающие на его входы импульсы и ал50 гебраически суммирует их и результат делит на коэффициент деления счетчика 7.

В зависимости от знака алгебраической суммы импульсы появляются на одном или

55 другом выХоде реверсивного счетчика 4.

Импульсы с выходов реверсивного счетчика 4 за время выборки накапливаются первым и вторым интеграторами 9 и

16 4

10, количество их декодируется первым и вторым дешифраторами 11 и 12 и высвечивается первыми и вторыми цифровыми индикаторами 13 и 14.

Предлагаемое устройство позволяет производить измерения по информационному сигналу без перерыва связи, что обеспечивает исключение операций:выключения информационного сигнала и подключения вспомогательного сигнала на передаче перед измерениями, а также выключения вспомогательного сигнала и подключения информационного сигнала после измерений, что позволяет упростить процесс и за счет этого сократить время измерений.

Формула изобретения

Устройство для измерения преобладаний единиц или нулей в последовательности двоичных сигналов, содержашее блок синхронизации и счетчик, выход которого через элемент задержки подключен к первому входу триггера, второй вход и выход которого соединены соответственно с выходом счетчика и первым входом первого элемента И, а также последовательно соединенные первый интегратор, первый дешифратор и первый индикатор и последовательно соединенные второй интегратор, второй дешифратор и второй индикатор, отличающееся тем, что, с целью сокрашения времени измерений, введены инвертор, второй элемент И и реверсивный счетчик, при этом первый вход инвертора объединен с вторым входом первого элемента И и входом блока синхронизации, выход которого подключен к входу счетчика и второму входу инвер» тора, выход которого подключен к первому входу второго элемента И, второй вход которого соединен с выходом триггера, первый вход которого соединен с управля» юшими входами счетчика, первого и второго интеграторов, первого и второго дешифраторов и реверсивного счетчика, первый и второй входы и первый и второй выходы которого соединены соответственно с выходом первого элемента И, выходом второго элемента И, сигнальным вхо» дом первого интегратора и сигнальным входом второго интегратора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

N 5 1 17 18, кл. Н 04 Ь 1 1/08, 1 97 6, (прототип).

687616

Составитель E. Любимова

Редактор Н. Хлудова Техред И. Асталощ Корректор E. Лукач

Заказ 5760/54 Тираж 775 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", г. Ужгород, ул. Проектная, 4