Система передачи дискретной информации

Система передачи дискретной информации

Иллюстрации

Показать все

Реферат

 

(72) Автор изобретения

О.Н. Порохов (71) Заявитель (54) СИСТЕМА ПЕРЕДАЧИ ДИСКРЕТНОЙ ИНФОРМАЦИИ

Изобретение относится к электросвязи. Известна система передачи дискретной информации, содержащая на передаюшей ст ороне источник дискретной информации, формирователь импульсного сигнала и блок синхронизации, а на приемной стороне — последовательно соединенные линейный усилитель, блок оптимальной обработки сигнала, выпрямитель и решаюший блок, причем выход выпрямителя через блок формирования напряжения порога и блок восстановления грао ниц линейных посылок подключен к другим входам решающего блока, дополнительные выходы блока формирования напряжения порога подключены к управляюшему входу линейного усилителя и к другому входу блока восстановления границ линейных посылок, а также — последовательно соединенные формирователь двоичного сигнала и потребитель дискретной информации (1).

Однако известная система имеет сравнительно низкую пропускную способность.

Целью изобретения является повышение пропускной способности. для этого в систему передачи дискретной информации, содержаШую на передающей стороне источник дискретной информации, формирователь импульсного сигнала и блок синхронизации, а на приемной стороне — последовательно соединенные линейный усилитель, блок оптимальной обработки сигнала, выпрямитель и решаюший блок, причем выход выпрямителя через блок формирования напряжения порога и блок восстановления границ линейных посылок подключен к другим входам решаюшего блока, дополнительные выходы блока формирования напряжения порога подключены к управляюшему входу линейного усилителя и к другому входу блока восстановления границ линейных посылок, а также последовательно соединенные формирОватель двоичного сигнала и потребитель дискретной информации, на передающей стороне введен кодер, а на приемной стороне — декодер и регистратор ошибок, при этом источник дискретной информации через кодер подключен к входу формирователя импульсного сигнала, выход блока синхронизации соединен с другим входом

688082

l кодера, выходы решаюшего блока подключены к входам регистратора ошибок и через декодер — к входам формиронателя двоичных посылок, выходы выпрямителя и блока восстановления границ линейных посылок подключены к другим входам декодера, другой выход которого подключен к другому входу регистратора ошибок, а решающий блок выполнен в виде блока принятия троичных решений, При этом кодер выполнен в виде преобразователя оснонания сигнала, синхронизирующие входы которо" î соединены с выходами формирователя синхросигнала кодовых групп и формирователя синхросигнала линейных посылок, вход которого соединен с другим выходом формирователя синхросигнала кодовых групп, вход которого соединен с выходом блока синхронизации; формироват -gIB импульсного сигнала ныполнен в виде формирователя трехпоэиционного амплитудноразностного моноимпульсного сигнала и содержит выходной сумматор, нходы которого соединены с выходами преобразователя основания сигнала кодера декодер ныполнен в виде обратного преобразователя основания сигнала, синхронизируюшие входы которого соединены с выходами блока восстанов. ления границ кодоных групп и блока восстановления границ информационных посылок, вход которого соединен с выходом блока носстановления границ кодовых групп, входы которого соединены с выходом выпрямителя и выходом блока восстановления границ линейных посылок; регистратор ошибок выполнен н виде последовательно соединенных элемента ИЛИ, первого счетчи. ка и блока индикации, другой вход лгь которого соединен с вторым входом первого счетчика через второй счетчик, причем входы элемента ИЛИ и второй нхсд первого счетчика соединены с выходами блока принятия троичных решений, а другой вход второго счетчика соединен с. выходом блока восстановления границ кодовых групп.

На фиг.1 приведена структурная электрическая схема предложенной системы; на фиг. 2 — временные диаграммы,,поясняющие процесс формирования трехпозиционного амплитудноразностного моноимпульсного сигнала, на фиг. 3 — временные диаграммы, поясняющие процесс приема и восстановления скорости передачи, Система передачи дискретной информации содержит на передающей стороне источник 1 дискретной информации, блок синхронизации 2, кодер 3 и формирователь 4 импульсного сигнала, 60 причем кодер 3 состоит из преобразователя 5 основания сигнала, формирователя 6 синхросигнала кодовых групп и формирователя 7 синхросигнала линейных пос лск) формирователь 4 вы я полнен н виде формирователя трехпозиционного амплитудно-разностного моноимпульсногс сигнала и состоит из выходного сумматора 8 и двух счетных триггеров 9, 10.

На приемной стороне система содержит линейный усилитель 11, блок

12 оптимальной обработки сигнала, ныпрямитель 13, решающий блок 14, выполненный н виде блока принятия троичных решений, блок 15 формирования напряжения порога, блок 16 восстанонления границ линейных посылок, декодер 17, регистратор ошибок 18, формирователь 19 двоичного сигнала и потребитель 20 дискретной информации, причем декодер 17 состоит из обратного преобразователя 21 оснонания сигнала,. блока 22 восста новления границ кодоных групп и блока 23 восстановления границ информационных посылок; регистратор ошибок 18 состоит из элемента ИЛИ 24, двух счетчиков 25, 26 и блока индикации 27, Система работает следуюшим образом, Двоичный цифровой сигнал (фиг.2а) источника 1 поступает в преобразователь 5 кодера 3. Из периодической последовательности импульсов (фиг,2б) блока синхронизации 2 в формирователях 6 и 7 формируются две периодические последоватеЛьности импульсов, следуюших с частотой кодовых групп (фиг.2в) и с частотой линейных (вторичных рабочих) посылок (фиг.2г), Н соответствии со следуюшей таб,лицей преобразования двоичной систеМы счисления — в троичную (кодовой таблицей) двоичная троичная группа группа

01

02

001

12

101

21

22 и с помошью периодических последовательностей импульсов (фиг.2в,г), на выходе преобразователя 5 формируются две импульсные последовательности, характеризующие появления второго (фиг. 2д) и третьего (фиг. 2е) троичного символа, При формировании в кодере 3 сигнала о втором троичном символе изменяется состояние первого счетного триггера 9, а сигнал о третьем троич688082 ном символе управляет состоянием второго счетного триггера 10 °

Формирование линейного сигнала с разными изменениями напряжений при переключениях первого и второго счетных триггеров 9, 10 (фиг.2ж,э) достигается суммированием выходных напряжений триггеров 9, 10 в сумматоре 8 с соответствующими весовыми коэффициентами (фиг.2и) . . На приемной стороне принятый сигнал (фиг,За) усиливается линейным усилителем 11 и обрабатывается в блоке 12 на интервале двух соседних

1 рабочих посылок.

После оптимальной обработки в блоКе 12 и нелинейного преобразования в выпрямителе 13 принятый сигнал поступает в решающий блок 14, а также в блок 15 формирования напряжения порога и в блок 16 восстановления границ линейных посылок °

Одно из напряжений, созданное в блоке 15, управляет коэффициентом передачи линейного усилителя 11.

Формирование решений о приеме троичных символов происходит в решающем блоке 14 по величине обработанного сигнала (фиг.Зб) относительно пороговых напряжений блока 15 (пунктирные линии на фиг.Зб) в Моменты появления коротких импульсов на границах вторичных рабочих (ли. нейных)посылок, созданных блоком 15 (фиг.Зв) .

Решения о приеме первого (фиг.Зг), второго (фиг;Зд) и третьего (фиг.3e) троичных символов, принятые в решаю щем блоке 14, поступают в обратный преобразователь 21 основания сигнала декодера 17. Его нормальная работа обеспечивается периодической последовательностью импульсов, следующих на границах кодовых групп (Фиг.Зж) и на границах информационных посылок (фиг.Зз).

Первая из последовательностей создается в блоке 22 восстановления границ кодовых групп, а вторая— в блоке 23 восстановления границ информационных посылок.

В блоке 23 укаэанные границы формируются умножением на три частоты повторения импульсов на границах

Кодовых групп.

На выходе декодера 17 формируются два цифрозых потока, полученных в результате обратного преобразования троичнык решений в двоичные в соответствии с приведенной выше кодовой таблицей. При этом один из потоков характеризует прием первого, двоичного символа (фиг.Зи), а другой— второго .двоичного символа (фиг.Зк) .

С помощью этих потоков формирователь 19 двоичного сигнала создает потребителю 20 дискретной информа- . ции сигнал (фиг.Зл), совпадающий по форме с исходным (фиг.2а). символа при отсутствии решений о призме второго и третьего символов.

Поэтому решения, принятые в решаюшем блоке 14 по второму и третьему символам через элемент ИЛИ 24 сбрасывают счетчик 25, а его счетный вход управляется импульсами решений . по первому троичному символу. Блок индикации 27 усредняет показания счетчика 25 и регистрирует вероятность появления ошибок. t5 При приеме сигналов на оконечной станции ошибки, накопленные в линии связи, обнаруживаются счетчиком 26 по появлении эапрешенной кодовой группы, состоящей из двух первых троичных символов-00, поступающих с решающего блока 14, сброс счетчика

26 осуществляется импульсами с блока 22. Предложенная система позволяет повысить пропускную способность, 25 .так как при снижении в полтора раза линейной скорости не требует введения в сигнал дополнительной информации для формирования синхросигнала частоты линейных посылок и обнаружения ошибок.

45

Контроль эа качеством прохождения информации на участке регенерации осуществляется в регистраторе шибок 18 обнаружением трех и более решений о приеме первого. троичного

Формула изобретения

1. Система передачи дискретной информации, содержащая на передающей

:стороне источник дискретной информации, формирователь импульсного сигнала и блок синхронизации, а на приемной стороне — последовательно соединенные линейный усилитель, блок оптимальной обработки сигнала, вы-. прямитель и решающий блок, причем выход выпрямителя через блок форьирования нагряжения порога и блок восстановления границ . линейных посылок подключен к другим входам решающего блока, дополнительные выходы блока формирования напряжения порога подключены к управляющему входу линейного усилителя и к другому входу блока восстановления границ линейных посылок, а также — последовательно соединенные формирователь двоичного сигнала и потребитель диСкретной информации, отличающаяся тем, что, с целью повышения пройускной способности, на передающей стороне введен кодер, а на приемной стороне — декодер и регистратор ошибок, при этом источник дискретной информации через кодер подключен к входу формирователя импульсного сигнала, выход блока синхронизации соединен с другим входом кодера, выходы решающего блока подключены к

688082 зходам регистратора ошибок и через декодер — к входам формиоователя двоичных посылок, выходы выпрямителя и блока восстановления границ линейных посылок подключены к другим входам декодера, другой выход которого подключен к другому входу регистратора ошибок, а решающий блок выполнен в виде блока принятия троичных решений.

2, Система по п.1, о т л и ч а юш а я с я тем, что кодер выполнен в виде преобразователя основания сигнала, синхронизируюшие входы которого соединены с выходами формирователя синхросигнала кодовых групп и Формирователя синхросигнала линейных посылок, вход которого соединен с другим выходом формирователя синхросигнала кодовых групп, вход которого соединен с выходом блока синхронизации.

2Î

3. Система по пп, 1 и 2, о т л ич а ю щ а я с я тем, что формирователь импульснбго сигнала выполнен в виде формирователя трехпоэиционного амплитудно-раэностного моноимпульсного сигнала и содержит выходной сумматор, входы которого соединены с выходами преобразователя основания сигнала кодера. 30

4. Система по пп. 1-3, о т л ич а ю ш а я с я тем, что декодер выполнен в виде обратного преобразователя основания сигнала, синхрониэируюшие входы которого соединены с выходами блока восстановления границ кодовых групп и блока восстановления границ информационных посылок, вход которого соединен с выходом блока восстановления границ кодовых групп, входы которого соединены с выходом выпрямителя и выходом блока восстановления границ линейных посылок, 5„ Система по пп, 1-4, о т л ич а ю щ а я с я тем, что регистратор ошибок выполнен в виде последовательно соединенных элемента ИЛИ, первого счетчика и блока индикации, другой вход которого соединен с вторым входом первого счетчика через второй счетчик, причем входы элемента ИЛИ и второй вход первого счетчика соединены с выходами блока принятия троичных решений, а другой вход второго счетчика соединен с выходом блока восстановления границ кодовых групп.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 524469, кл. Н 04 L 27/22, 1973 (прототип) .