Устройство для измерения времени с цифровой индикацией

Устройство для измерения времени с цифровой индикацией

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 01.0777(21) 2502772/18-10 с присоединением заявки М— (23) Приоритет(53)М. К .

G 04 С 3/00

G 04 F 10/04

Государственный комнтет

СССР по делам нзобретеннй н открытий

Опубликовано 053.079. Бюллетень т4о 37

Дата опубликования описания 05.1029 (53) УДК 681.11 (088. 8) (72) Авторы иЗОбрет6Ний IO,ä. Áoðèñîâ, Л. H. Ïó÷êoâà, B.N.Шля ндин и,3,X Чичев (71) Заявитель пензенский ордена ленина и ордена Отечественной войны

Х степени Часовой завод (54) УС1РОИС1ВО ДЛЯ ИЗМЕРЕНИЯ ВРЕМЕНИ

С ЦИФРОВОЙ ИИДИКАЦИЕИ

Изобретение относится к области электронной хронометрии и может быть использовано в радиоэлектронике, измерительной технике, автоматике как регламентатор времени.

Известны цифровые устройства измерения времени, содержащие эадакв ий кварцевый генератор, счетчик прямого счета, цифровые индикаторы и переключатель,позволяющий изменять пределы измерения ii).

Наиболее близким по технической сущности к изобретению является устройство для измерения времени с цифровой индикацией, содержащее зада- 5 ющий кварцевый генератор,. Формирователь пачек импульсов, делители частоты, коммутатор, счетчик прямого счета, схему ИЛИ, схемы совпадения, цифровые индикаторы, декадный счетчик импульсов, дешифратор, причем первый выход задающего кварцевого генератора подключен к первому входу формирователя пачек импульсов, вто.рой выход задающего кварцевого генератора — к последовательно соединенным делителям частоты и коммутатору, выходы схем .совпадения.соединены с соответствующими входами схемы ИЛИ, общие электроды цифровых индикаторов подключены к первым входам схем совпадения и к выходу коммутатора, при этом выход декадного счетчика импульсов через дешифратор подключен к соответственно объеди.ненным знакообразующим электродам цифровых индикаторов, а выход первого делителя частоты соединен со вторым входом формирователя пачек импульсов t2) .

Недостатком известного устройства является невозможность индицирования в обратном коде.

Цель изобретения — расширение функциональных воэможностей устроЯства путем обеспечения индицирования в обратном коде.

Для достижения цели предлагаемое устройство для измерения времени с цифровой индикацией снабжено дополнительной схемой ИЛИ, дополнительным

Формирователем пачек импульсов, преобразователем фаэы в число импульсов, переключателем, причем входы преобразователя фазы в число импульсов соединены с выходом переключателя, выходами схемы ИЛИ и дополнительной схем ИЛИ и с входом коммутатора, который соединен с входом сброс декадного счетчика импуль690431 сов, а выход преобразонателя Фазы н число импульсон соединен со счетным входом декадного счетчика импульссн, при этом выход формирователя пачек импульсов подключен ко вторым входам нечетных схем совпадения, ко вторым э входам четных схем совпадения — выход допол нительно го формироват ел я . пачек импульсов, первый вход которого соединен с первым выходом задающего кварцевого генератора, а второй вход= с выходом первого делителя частоты, а также вьмоды счетчика прямого сЧета подключены к входам дополнительной схемы ИЛИ.

На фи . 1 представлена структурная схема описываемого устройства;

15 на фиг. 2 — временные диаграммы, поясняющие его работу.

Устройство состоит из кварцевого генератора 1, делителя частоты 2, коммутатора 3, делителя частоты 4, Щ нереверсинного счетчика 5 прямого счета, состоящего из пересчетных схем б с различными коэффициентами пересчета и со сквозныл переносом, причем нечетные схемы б имеют коэф- 25

Фициент пересчета десять, а четные — шесть, и. схем совпадения 7, формирователей пачек импульсов 8 и

9, схем совпадения 10, схем ИЛИ 11 и 12, преобразователя 13 фазы в число „O импульсов, состоящего из схемы задержки 14, бистабильной ячейки 15, схем совпадения 16 и 17, схем задержки 18, схемы ИЛИ 19, декадного счетчика импульсов 20, дешифратора 21, 35 цифровьы индикаторов 22 и переключателя 23.

В устройстве второй выход кварцевого генератора 1 соединен с входом делителя частоты 2, выход которого р через коммутатор 3 присоединен к входу делителя частоты 4, секундные импульсы с которого поступают на вход счетчика 5 прямого счета, состоящего из пересчетных схем 6 со сквозным переносом и с различными коэффициентами пересчета. Выход предыдущей пересчетной схемы б соединен с входом последующей через схемы совпадения 7, вторые входы которыХ объединены и подсоединены к ныходу второго делителя частоты 4.

Первые входы Формирователей пачек импульсов 8 и 9 подключены к первому выходу кварцевого генератора 1, а вторые входы — к первому делителю 55 частоты 2.

Выход Формирователя пачек импуль-. сов 8, выдающий по десять импульсон в пачке, подключен к одним входам нечетных схем совпадения 10, к вхо- gg дам четных схем совпадения 10 подключен выход Формирователя пачек импульсов 9, который выдает по шесть импуль" .сов в пачке.. другие входы схем сон чадения ИЮ подсоединены к соотнетстнующим ныходалл ксл млл гатора

Вь"холл cxci j со паде ря 10 подсоед,нены к схеме ИЛИ 11 и к входам синхро низации пересчетных схем б, выходы которых соединены со схемой ИЛИ 12.

Выход схемы 12;åí с одним входом преобразователя 13 фазы н число импульсов и через схему задерган 14 подсоединен к одному входу бистабильной ячейки 15, другой нход которой соединен с выходом делителя частоты

2. Инверсный и прямой выходы биста.бильной ячейки 15 соединены соответственно с одними входами схем совпа дения 16 и 17.Выход схемы ИЛИ 11 сое динен с другим входом схемы совпадения 17 и через схему задержки 18 под= соединен ко второму входу схемы совпадения 16.Выходы схем совпадения 16 и 17 через схему ИЛИ 19 соединены со счетным входом счетчика 20, вход сброс которого соединен с выходом делителя частоты 2, Выходы счет чика 20 через дешифратор 21 соедине ны с соответственно объединенными знаковыми электродами цифровых индикаторов 22, общие электроды которых подсоединены к соответствующим выходам коммутатора 3. Третьи входы схем совпадения 16 и 17 соединены с соответствующими выходами переключателя 23.

Устройстно для измерения времени с цифровой индикацией работает следующим образом. Импульсы со второго вьжода кварцевого генератора 1 делятся делителем частоты 2, коммутатором и делителем частоты 4 до соответствующего значения. Kormyzarop 3 представляет собой такой же делитель частоты, как и делитель частоты 4, но у него имеются дополнительные выходы, на которых поочередно появляются импульсы . Число выходов коммутатора должно быть не меньше числа цифровых индикаторон 22. Делители

2, 4 и коммутатор 3 имеют сквозной перенос. Далее выходные импульсы делителя частоты 4 с частотой 1 Гц поступают на счетный вход ерной пересчетной схемы б счетчика прямого счета 5, где и подсчитываются. На десятом импульсе первая пересчетная схема 6 выдает импульс, ранный по длительно ти входному, который проходит через первую схему совпадения

7 на счетный вход второй пересчетной схемы 6, Так как коэффициент пересчета второй схемы б равен шести, то она выдает импульс переноса н последний разряд через одну минуту. т.е. н момент прихода шестидесятого импульса сд,елителя 4 на вход схемы

6. Аналогичным образом происходит подсч т кмпульсон и B остальных пересчетах схемах б. Но так как пятая и шестая пересчетные схемы охвачены обратнои cзязью.To H_#_

690431 формула изобретения

Устройство для измерения времени с цифровой индикацией, содержащее задающий кварцевый генератор, формиронатель пачек импульсов, делители частоты, коммутатор, счетчик прямого счета, схему ИЛИ, схемы совпадения, цифровые индикаторы, декадный счетчик импульсов, дешифратор, причем первый выход задающего кварцевого генератора подключен к первому входу формирователя пачек импульсов, второй выход задающего кварцевого генератора - к последовательно соесуммарный коэффициент пересчета равен 24, и,вследстние этого„ все пересчетные схемы возвращаются н "исходное (нулевое) состояние через

24 часа.

Принцип обратного индициронания поясняется следующим образом. С помощью делителя частоты 2, формирователей 8 и 9 импульсов с первого выхода генератора 1 формируются пачки импульсов, следующих с частотой выходных сигналов с делителя

3 (фиг. 2а). Пачки импульсов с формирователей 8 и 9 (фиг. 2б и в) с помощью схем совпадения 10 и коммутатора 3 соответствующим образом распределяются во времени, как это

15 показано на фиг. 2г, и посылаются на входы синхронизации соответствую- щих пересчетных схем б. Кроме того, эти же пачки импульсов поступают на входы схемы ИЛИ 11, с выхода которой снимаются импульсы, распределенные во времени, как это изображено на фиг. 2д. На входы синхронизации соответствующих пересчетных схем б поступают пачки импульсов, количество 25 импульсов н которых равно коэффициенту пересчета, а с выходов снимаются импульсы переполнения, которые несут:информацию о состоянии схем б до прихода на них импульсов опро- 30 са (синхронизации). Через схемы совпадения 7 зти импульсы не проходят, .так как они не совпадают по нремени с импульсами счета (секундными импульсами с делителя 4), а поступают З5 на входы схемы ИЛИ 12, на выходе которой образуется последовательность импульсов (фиг. 2е), фаза которых с момента их появления до окончания импульсов в пачке опроса будет означать состояние пересчетных схем 6. На фиг. 2,е показано, что в первой схеме б записано число 3, во второй — 1 и так далее. Выходные импульсы со схемы

12 сдвигаются но времени схемой задержки 14 так (примерно на половину периода их следовайия, фиг. 2е), чтобы не совпадали по фазе с импульсами в пачках (фиг. 2д). Затем импульсы со схем 14 переводят бистабильную ячейку 15 в такое состояние, что с ее прямого выхода идет сигнал, открывающий схему совпадения 17„

Бистабильная ячейка 15 периодически возвращается в исходное состояние 55 импульсом с делителя 2 (фиг. 2а), в результате чего на ее прямом выходе появляются сигналы, соответствующие фиг. 2ж. При индикации состояний пересчетных схем 6 в прямом коде пе- щ реключатель 23 выдает сигналы, которые открывают схему совпадения 17 и закрывают схему 16. Таким образом, со схемы ИЛИ ll через с:.ему совпадения 17 и схему ИЛИ 19 на счетный вход счетчика 20 проходит количество импульсов, соответствующее состоянию пересчетных схем б (фиг. 2з), а так как счетчик предварительно был сброшен в нулевое состояние импульcoM c делителя 2, то в нем после окончания записи фиксируется потенциальный код опрашинаемой пересчетной схемы б. Затем этот код через дешифратор 21 подается на знаковые электроды цифровых индикаторов 22, общие электроды которых подключаются к источнику питания сигналами с коммутатора 3.

Таким образом, коммутатор 3 поочередно опрашивает пересчетные схемы б. При частоте опроса не ниже 25 Гц человече=кий глаз из-за своей инерционности воспринимает мелькание индикаторов 22 как непрерывное снечение.

Для получения обратного индициронания, т.е. для индикации состояния пересчетных схем б в обратном коде, переключатель 23 выдает сигналы, которые закрывают схему совпадения 17 и открывают схему совпадения 16. В этом случае с бистабильной ячейки 15 (с ее инверсного ньнсода) снимается сигнал (фиг. 2,к), который иэ задержанных пачек импульсов (фиг. 2и) вырезает импульсы, число которых соответствует обратному коду числа, записанного в счетчике прямого счета (фиг. 2л). Выходные импульсы со схемы ИЛИ 11 задерживаются схемой задержки 18 на величину, примерно соответствующую периоду их следования. Вследствие этого на счетчик 20 поступает количество импульсов, :оответствующее обратному коду.

Предложенное устройство позволяет индицировать состояния пересчетных схем с различными коэффициентами пересчета как в прямом, так и в обратном коде, что, в свою очередь, позноляет измерять предложенным устройством как текущее время, так и измерять интервалы времени, оставшиеся до наперед заданного значения, т.е. использонать устройство как регламентатор времени.

690431 диненным делителям частоты и коммутатору, выходы схем совпадения ссединены с соответствующими входами схемы ИЛИ, общие электроды цифровых индикаторов подключены к первым входам схем совпадения и к выходу коммутатора, при этом выход декад- ного счетчика импульсов через дешифратор подключен к соответственно

Обьединенным знакообраэующим электродам цифровых индикаторов, а выход первого делителя частоты соедиНен со вторым входом формирователя пачек импульсов, о т л и ч а ю щ е

1 е с я тем, что, с целью расширения функциональных воэможностей путем

Обеспечения индицирования в обратном ходе, устройство снабжено дополнительной схемой ИЛИ, дополнительным

1 формирователем пачек импульсов, преобразователем фазы в число импульсов, переключателем, причем входы ,преобразователя фазы в число импульсов соединены с выходом переключа-. теля, выходами схемы ИЛИ и дополнительной схемы ИЛИ и с входом коммутатора, который соединен с входом сброс декадного счетчика импульсов, а выход преобразователя фазы в число импульсов соединен со счетным входом декадного счетчика импульсов, при этом выход формирователя пачек импульсов подключен ко вторым входам нечетных схем совпадения, ко вторым входам четных схем совпадения выход дополнительного формирователя пачек импульсов, первый вход которого соединен с первым выходом задающего кварцевого генератора, а второй вход — с выходом первого делителя частоты, а также выхоцы счетчика прямого счета подключены к входам дополнительной схемы ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство по заявке 9 2481226, кл. G 04 С 3/00, 1977.

2. Авторское свидетельство по заявке 9 2357178, кл . G 04 С 3/00, 1976 (прототип).

690431 ч 44 4 . сь са ч сэ м ы з ч а сз

Сос т ав ит ель Е . Сыс

Техред С.Мигай:

Ф

КорректоР Г.Решетник

Редактор Л.Бибер

Филиал IltlIl Патент, г.Ужгород, ул.Проектная,4

Заказ 5963/44 Тираж 502 Подписное

ЦНИИНИ Государственного комитета СССР по делам изобретений и открытий

l13035, Москва, Ж-35, Раушская наб.,д.4/5