Устройство для асинхронного сопряжения каналов

Устройство для асинхронного сопряжения каналов

Иллюстрации

Показать все

Реферат

 

о и 1Йз@ а, .к. е

Союз Советсиик

Социалистииескик

Республик

<и 690638

ИЗОБРЕТЕН ИЯ (61) Дополнительное к авт. свил-ву (22) Заявлено 26.10.77 (21) 2537030/18 — 09 (51) M. Кл, с присоединением заявки № (23) Приоритет

Н 04 J 3/02

Гасударственный квинтет

СССР вв делам изобретений и открытий

Опубликовано 05.10.79. Бюллетень № 37

Дата. опубликовании описания 05.10.79 (53) УДК, 621.398 (088.8) la (72) Автори изобретения

А, Г. Оглоблин и М, И. Романовский (7}) Заявитель (54) УСТРОЙСТВО ДЛЯ АСИНХРОННОГО СОПРЯЖЕНИЯ КАНАЛОВ

Изобретение относится к электросвязи и может использоваться в многоканальных системах

4 передачи дискретных сообщений с асинхронным вводом информации.

Известно устройство для асинхронного сопря. жения каналов в многоканальных системах передачи дискретной информации со стаффингом, содержащее на передающей стороне выделитель тактовой частоты, вход и выход которого соединены соответственно с первым и вторым входами блока памяти, выходы которого подключены к входам фазового детектора, выход которого соединен с входом блока управления, выходы которого подключены соответственно к входу формирователя команд стаффинга и к третьему входу блока памяти, на четвертый вход которого поданы считывающие импульсы, а также блок кодирования и счетчик импульсов, на входы которого поданы тактовые импульсы, на приемной стороне — приемник команд стаффннга, выход которого подключен к первому входу блока памяти, выходы которого соединены с входами узна грубой установки фазы, выход которого подключен к второму входу блока памяти, и последовательно соединенные блок декодиро. вания и формирователь импульсов считывания, при этом на третий и четвертый входы блока памяти поданы входной синхронный сигнал и импульсы записи (1).

Однако в известном устройстве недостаточно высока точность сопряжения каналов в связи с ухудшением подавления фазовых флуктуаций асинхронного сигнала. на выходе приемной. части при ошибках в канапе. Это происходит

10 иэ-эа того, что сигналы. промежуточной коррекции фазы передаются относительным кодом, и после сбоя помехами одного из них дальнейшин прием их осуществляется неправильно.

Целью изобретения является повышение точ15 ности сопряжения путем уменьшения фазовых флуктуаций выходного асинхронного сигнала.

Для этого в устройство для асинхронного сопряжения каналов в многоканалыпях системах передачи дискретнои информаиии со стаффингом, 26 содержащее на передающей стороне вьщелитель тактовой частоты, вход и выход которого соединены соответственно с первым и вторым входа- . ми блока памяти, выходы которого подключены

690638

3 к входам фазового детектора, выход которого соединен с входом блока управления, выходы которого. подключены соответственно к входу формирователя команд стаффинга и к третьему входу блока памяти, на четвертый вход которого подьны считывающие импульсы,. а также блок кодирования и счетчик импульсов, на входы которого поданы тактовые импульсы, на приемной стороне — приемник команд стаффин-. га, выход которого. подключен к первому входу блока памяти, выходы которого соединены с .входами узла грубой установки фазы, выход

У которого подключен к второму входу блока памяти, и последовательно соединенные блок декодирования и формирователь импульсов считывания, при этом на третий и четвертый входы блока памяти поданы входной синхронный сигнал и импульсы записи, на передающей стороне введен . измеритель фазы импульсов записи, к входам которого подключены выходы счетчика импульсов и выделителя тактовой частоты, а выход измерителя фазы импульсов записи соединен с входом блока кодирования, на приемной стороне введены счетчик импульсов, узел фазовой автонодстройки и блок стирания, вход и выход которого соединены соответственно с вторым выходом блока декодирования и вторым входом формирователя импульсов считывания, к третьему входу которого подключен выход счетчика импульсов, на входы которого поданы тактовые импульсы, причем выход формирователя импульсов считывания через узел фазовой автоподстройки соединен с пятым входом блока памяти.

На фиг. 1 приведена структурная электрическая схема передающей стороны; на фиг. 2— приемной стороны предложенного устройства.

Устройство для асинхронного сопряжения каналов содержит на передающей стороне (фиг. 1) выделитель тактовой частоты 1, блок памяти 2, фазовый детектор 3, блок управления 4, формирователь 5 команд стаффинга, блок кодирования 6, счетчик 7 импульсов, измеритель 8 фазы импульсов записи.

На приемной стороне устройство содержит (фиг. 23 приемник 9 команд стаффинга, блок памяти 10, узел 21 грубой устайовки фазы, блок декодирования 1.2, формирователь 13 импульсов счамвания, узел фазовой автоподстройкн 14, счетчик 15 импульсов, блок стирания 16.

Устройство работает следукйцим образом.

Выделитель тактовой частоты (ВТЧ) 1 иа передающей стороне формирует последовательность импульсов; соответствующую тактовой частоте входного асинхронного сигнала. С помощью этих ймпульсов осуществляется запись информации в блок памяти 2. Фазовый детек;тор 3 контролирувт врем» хранейия информа4 ции в блоке памяти 2, и при иэменении его на величину одного периода импульсов считывания с помощью блока управления 4 осуществляет стаффинг: ускорение или замедление считывания иэ блока памяти 2. Одновременно с этим в формирователе 5 команд стаффинга формируется соответствующая команда для того, чтобы на приемной стороне с помощью нриемцика 9 была осуществлена соответствующая коррекция записи синхронного сигнала в блок памяти 10.

Считывание информации из блока памяти 10 осуществляется с исходной асинхронной скоростью, восстановленной с помощью узла фазовой автоподстройки (ФАП) 14, На передающей стороне в измерителе 8 производится измерение фазы импульсов записи с использованием после:довательностей с выхода счетчика 7,. Фаза измеряется с точностью до части тактового интервала синхронных считывающих импульсов (шага :измерения), определяемой количеством разрядов счетчика 7. Полученные значения фазы кодируются в блоке кодирования 6 кодом, позволяющим на приемной стороне обнаруживать ошибки.

Значения фаз декодируются блоком декодирова25 ния 12. Затем в формирователе 13 с помощью счетчика 15 (точно такого же как и счетчик 7) формируются импульсы считывания. Фаза их с точностью до шага измерения на передающей стороне совпадает с импульсами записи. Полученные таким образом импульсы считывания подаются на вход узла ФАП 14, который.позволяет уменьшить ошибку в восстановлении фазы последних, возникающую либо из-за помех, либо из-эа большого шага измерения на передающей стороне. На вход узла ФАП 14 подаются импульсы считывания в фазе, полученной в ре- . зультате последнего правильного декодирования в блоке декодирования 12. При обнаружении

40 ошибок в принятой кодовой комбинации фаза импульсов считывания на выходе формирователя 13 не изменяется благодаря наличию блока стирания 16. Это необходимо для того, чтобы

-ошибка не превьппала одного шага измерения фазы. Узел 11 грубой установки фазы служит

45 для обеспечения начального фазирования импульсов записи и считывания в блоке памяти 10 после включения устройства или после срывов" синхронязма на приемной стороне.

Формула изобретения

Устройство для асинхронного сопряжения каналов в многоканальных системах передачи дискретной информации со стаффингом, содер жащее на передакнцей стороне выделитель так товой частоты, вход и выход которого соединены соответственно с первым и вторым входами

5 690638,блока памяти, выходы которого подключены к входам фазового детектора, выход которого соединен с входом блока управления, выходы которого подключены соответственно к входу формирователя команд стаффинга и к третье,му входу блока памяти, на четвертый вход которого поданы считывающие импульсы, а также блок кодирования и счетчик импульсов, н» входы которого поданы тактовые импульсы, на приемной стороне — приемник команд стаффинга, выход которого подключен к первому входу блока памяти, выходь| которого соединены с входами узла грубой установки фазы, выход которого подключен к вгорому входу блока памяти, и последовательно соединенные блок декодирования и формирователь импульсов считывания, при .этом иа третий и четвертый входы блока памяти поданы входной синхронный сигнал и импульсы записи, о т л и ч а ющ е е с я тем, что, с целью повышения точное- 20 ти сопряжения путем уменьшения фазовых флук6 туаций выходного асинхронного сигнала, на передающей стороне введен измеритель фазы импульсов записи, к входам которого подключены выходы счетчика импульсов и выделителя такто,вой частоты, а выход измерителя фазы импул»сов записи соединен с входом блока кодирования, на приемной стороне введен счетчик импульсов, узел фаэовой автоподстройки и блок стирания, вход и выход которого соединены соот ветственно с вторым выходом блока декодирования и вторым входом формирователя импульсов считывания, к третьему входу которого подключен выход счетчнк» импульсов, на входы которого поданы тактовые импульсы, причем выход формирователя импульсов считывания через узел фаэовой автоподстройки соединен с пятым входом блока памяти.

Источники информации, принятые so внимаwe при экспертизе

1. Авторское свидетельство СССР У496687, кл. Н 04 J 3/00 f/ G 08 С 19/12, 1974.

690638 вкад

РедактоР J1. Гельфман

Тираж 775 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Заказ 5982/53

Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4

Составитель Г. Теплова

ТехРед М.Петко КоРРектоР и Синидкая