Преобразователь двоичного кода в двоично-десятичный

Преобразователь двоичного кода в двоично-десятичный

Иллюстрации

Показать все

Реферат

 

Cases Соеетсимк

Социалистических

Республик (),691843 (61) Дополнительное к авт. свид-ву (22) Заявлено 05.07.77 (21) 2504059/18 — 24 с присоединением заявки М (51i)M. Кл.

6 06 F 5/02

Гввудврстввнный квинтет

СССР вв ралаи нзобретэннй и вткритнй (23) Приоритет

Опубликовано 15.10.79 Бюллетень М 38

Дата опубликования описания 15.10.79 (53) УД3(681 325 (088.8) (72) Авторы изобретения

И. В. Соболь и А, К. Бахирев (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНΠ— ДЕСЯТИЧНЫЙ

Изобретение относится к области цифровой вычислительной техники и может быть исполь зовано при построении устройств цреобразова. ния информации.

Известен преобразователь двоичного кода в двоично-десятичный, содержащий регистр двоичного кода, шифратор двоичных эквивалентов, распределитель импульсов, выходы которого через элементы И соединены со входами шифратора, суммирующую декаду, коммутатор и регистр двоично-десятичного числа, входы которого через коммутатор соединены с выходами суммирующей декады (1) .

Недостатком устройства является его относительно большая сложность и невысокое быстродействие.

Наиболее близким решением данной технической задачи является преобразователь двоич.ного кода в двоично-десятичный, содержащий регистр двоичного кода, распределитель импульсов, шифратор "К" двоичных счетчиков, где К вЂ” число десятичных разрядов, информационные входы которых соединены с первой группой выходов шифратора, группу элементов НЕ, первую группу элементов И, входы ко- торых соединены с выходами соответствующих двоичных счетчиков, вторую группу элементов И, выходы которых соединены со счет-, ными входами соответствующих щ оич5 ных счетчиков, первые входы через элементы HE соединены с выходами элементов И первой группы, а вторые входы — с шиной тактовых импульсов К последовательно соединенных счетных декад, первый элемент И, входы которого соединены с выходами элементов И первой группы, а выход соединен с управляющим входом распределителя импульсов 12).

Недостатком известного устройства является

15, относительно низкое быстродействие, связанное с последовательной обработкой двоичных разрядов и большим временем их преобразования.

Целью предлагаемого изобретения является сокращение времени преобразования.

Это достигается тем, что преобразователь содержит первую и вторую группы дешифрато,:ров, первую и вторую группы триттеров, груп"пу элементов ИЛИ, третью, четвертую и пятую

91843 4

1О l5

3 6 группы элементов И, второй, третий и четвертый элементы И, счетные декады выполнены реверсивными, информационные входы всех дешифраторов соединены с соответствующими выходами регистра двоичного кода, а выхо1цы — со входами шифратора, тактовые входы дешифраторов соединены с соответствующими выходами распределителя импульсов первые к входы триггеров первой группы соединены с выходами переполнения соответствующих счетных декад, а выходы — с первыми входами элементов И третьей группы, вторые входы которых соединены с выходами элементов И первой грутшы соседней старшей счетной декады, выходы элементов И третьей группы соединены со вторыми входами соответствующих триггеров первой группы и с, первыми входами группы элементов ИЛИ, первые и вторые входы триггеров второй группы соединены со второй и третьей группой выходов шифратора, единичные и нулевые выходы соединены с первыми входами элементов И четвертой и пятой групп, вторые входы которых соединены с выходами элементов И второй группы, выходы элементов И четвертой группы соединены со вторыми входами группы элементов ИЛИ, третьи входы которых соединены с третьей группой выходов шифратора, а выходы — с суммирующими входами соответствующих счетных декад, выходы элементов И пятой группы соединеньг с входами вычитания счетных декад, первые вХоды второго, третьего и четвертого элементов И соединены с первым, вторым и третьим выходами распределителя импульсов соответственно, вторые входы второго и третьего элементов И соединены с первым и вторым 0 выходами регистра двоичного кода, второй вход четвертого элемента И соединен со вторым выходом регистра двоичного кода, выходы второго, третьего и четвертого элементов И соединены со входами первого из элементов в группе элементс ИЛИ.

Блок — схема предложенного преобразователя представлена на чертеже.

Преобразователь двоичного кода в десятичный содержит распределитель импульсов 1, первый вход которого соединен с первой управляющей входной шиной 2, регистр 3 двоичного кода, первый элемент 4 И, второй элемент 5 И, шифратор 6, двоичные счетчики 7, первую группу 8 элементов И, группу 9 элементов НЕ и вторую группу 10 элементов И, второй элемент 11 И, управляющую входную шину 12, десятичный счетчик (на чертеже не выделен), содержащий последнюю декаду 13, группу 14 элементов ИЛИ, счетные декады 15, первую группу 16 триперов и третью группу 17 элементов И, четвертый элемент 18 И. йервую и вторую группы дешифраторов 1920, вторую группу триггеров 21, четвертые и пятые группы 22-23 элементов И.

В исходном положении распределитель импульсов 1 выключен, двоичные счетчики 7, счетные декады 13 и 15 десятичного счетчика и триггеры первой группы 16 находятся в нулевом состоянии. Работа предлагаемого устрой ства основана на параллельном суммировании в счетных декадах 15 чисел, которые соответствуют сумме весов одновременно опрашиваемых и имеющих единичное состояние разрядов двоичного кода. Числа 1, 2, 3, 4 и 5 суммируются обычным путем, а числа б, 7, 8 и 9 заменяются соответственно на числа 4, 3, 2 и 1 в шифраторе 6 и подаются на вычитающий вход соответствующей декады 15, при этом на суммирующий вход следующей старшей счетной декады 15 или 13 подается импульс из шифратора 6 через группу 14 элементов ИЛИ, соответствующий записи единицы в соседнюю старшую счетную декаду 15 или 13. Таким образом, максимально возможное число импульсов на выходе любого элемента И второй группы

10 равно пяти.

Предлагаемое устройство работает следующим образом.

На шину 2 подается сигнал "начало", который включает распределитель импульсов 1 и

ЗО одновременно с помощью дешифратора 19 первой группы и шифратора 6 устанавливает в счетных декадах IS десятичного счетчика числа, соответствующие сумме весов одновременно опрашиваемых и имеющих единичное состояние

35 разрядов двоичного кода. В нашем примере на .чертеже показаны дешифраторы, рассчитанные на дешифрование четырех разрядов двоичного кода кажць1й, как наиболее приемлемые. Одна40 ко в предлагаемом устройстве могут использоваться и другйе дешифраторы, например, рассчитанные на дешифрование двух, трех, пяти и более разрядов двоичных кодов.

Тактовые импульсы с управляющей шины 12 через открытые первый элемент 4 И и распре45 делитель 1 импульсов последовательно появляются на выходах распределителя импульсов 1 и подключают разряды 2 и 2 двоичного кода с помощью элементов 5, 11 и 18 И и группы

14 элементов ИЛИ к суммирующему входу

50 первои счетной декады 15 десятичного счетчика, а остальные разряды, кроме разрядов, подключенных к входам первого дешифратора 19, через дешифраторы 20 ко входам шифратора б.

При наличии "1" в разрядах 2 и 2 двоичного кода в первую счетную декаду 15 записываются с помощью трех импульсов опроса числа, соответствующие весу данных разрядов. Одновременно с опросом разряда 2 производится

691843 опрос разрядов, подключенных к дешифратору 20, второй группы, например, разрядов 2, 2з, 24 и 2, как показано на чертеже.

При наличии "1" во всех этих разрядах или хотя бы в одном из них дешифратор 20 формирует только один импульс на том ощтм выходе, который соответствует сумме весов тех разрядов из всех опрашиваемых, которые имеют состояние "1". Под воздействием этого импульса шифратор б устанавливает в двоичных 10 счетчиках 7 числа, соответствующие сумме весов одновременно опрашиваемых и имеющих единичное состояние разрядов двоичного кода.

Как только состояние любого из двоичных счетчиков 7 станет не нулевым, первый элемент 4 И закроется и дальнейший опрос разрядов двоичного кода прекратится. При этом триттеры второй группы 21 импульсами с соответствующих выходов шифратора 6 устанавливаются в положение, соответствующее суммиро- 20 ванию или вычитанию в соответствующей счетной декаде 15 десятичного счетчика, При установке соответствуипцего триггера второй группы 21 s положение, соответствующее вычита" 25 нию, на суммирующий вход следующей старшеи декады 15 или 13 подается импульс, соответствующий записи.единицы, из шифратора б через группу 14 элементов ИЛИ. После этого начинается параллельная перезапись чисел из

30 двоичных счетчиков 7 в счетные декады 15 с помощью тактовых импульсов, поступающих с управляющей шины 12 на вторые входы элементов И второй группы 10. При наличии "1" на соответствующих первых входах этих элементов И на их выходах появляются сигналы, 35 которые поступают на вычитание в соответствующие двоичные счетчики 7, через элементы И четвертой группы 22 и элементы ИЛИ группы 14 на сложение или через элементы И пя40 той группы 23 на вычитание в соответствующие счетные декады 15. Появляющийся при этом импульс переноса в какой-либо декаде 15 запоминается соответствующим триггером из первой группы 16. После окончания счета в сле45 дующей старшей счетной декаде 15 открывается соответствующий элемент И третьей группы 17 и производится в данной декаде 15 регистрация импульса переноса, при этом триггер первой группы 16 возвращается в исходное

50 положение. Только после установления всех ддвоичньи счетчиков 7 в нулевое состояние продолжается дальнейший спрос разрядов двоичнога кода. Вторым импульсом опроса производится одновременно включение элемента 11 И и

55 дешифратора 20, третьим импульсом опроса— элемента 18 И и следующего дешифратора в группе 20. Остальные импульсы опроса вклю, чают по одному следующему дешифратору группы 20. Последний импульс опроса одновременна с включением последнего дешифратора групры 20 выключает распределитель импульсов 1.

В десятичном счетчике будет записано число, соответствующее данному двоичному коду, Время преобразования двоичного кода в де-, сятичный равно

И =т (n+ Ео„-ь„), 1л 1 л где Т вЂ” период следования импульсов тактовой частоты;

n — количество необходимых импульсов опроса, зависящее от количества дво-, ичных разрядов и количества одновременно опрашиваемых разрядов . двоичного кода; а = )при наличии хотя бы одного разряда, а = имеющего единичное состояние, из всех одновременно опрашиваемых разрядов соответствующим дешифратором, в противном случае а; = О;

bt — наиболее десятичное число, записываемое в один из двоичных счетчиков при одновременном опросе нескольких разрядов двоичного кода с помощью определенного дешифратора.

Из приведенного на чертеже примера конкретного исполнения устройства можно сделать вывод, что количество необходимых импульсов для опроса 10 разрядов двоичного кода равно 3, для опроса 20 раэряцов — 4, для опроса 30 разрядов — б. Максимальное время преобразования 10-разрядного двоичного кода равно 7 периодам тактовой частоты, 20-разрядного двоичного кода — 23 периодам тактовой частоты, 30-разрядного двоичного кода — 35 периодам тактовой частоты, то есть по сравнению с известным устройством время преобразования уменьшено в 6 — 8 раз.

Использование новых элементов не приводит к усложнению устройства, так как при этом значительно упрощаются распределитель импултсов и двоичные счетчики 7, используются инверсные выходы регистра 3 двоичного кода с целью применения наиболее простых дешифраторов групп 19, 20;

Параллельное суммирование в декадах 15 чисел, которые соответствуют сумме весов одновременно опрашиваемых и имеющих единичное состояние разрядов двоичного кода, способ ствует повышению быстродействия преобразователя.

Формула . изобретения

Преобразователь двоичного кода в цвоичнодесятичный, содержащий регистр двоичного ко69184 па, распределительимпульсов, шифратор К двоичных счетчиков, где К-число десятичных раз-; рядов, информационные входы которых соединены с первой группой выходов шифратора, группу элементов НЕ, первую группу элементов И, входы которых соединены с выходами соответствующих двоичных счетчиков, вторую группу элементов И, выходы которых соединены со счетными входами соответствующих двоичных счетчиков, первые входы элементов И 10 второй группы через элементы НЕ группы соединены с выходами элементов И первой группы, а вторые входы —, с шиной тактовых импульсов, К последовательно соединенных счетных декад, первый элемент И, входы которого 15 соединены с выходами элементов И первой группы, а выход соединен с управляющим входом распределителя импульсов, о т л и ч аюшийся тем, что, с целью сокращения времени преобразования, он содержит первую и 20 вторую группы дешифраторов, первую и вторую группы. триттеров, группу элементов- ИЛИ, третью, четвертую и пятую группы элементов И, второй, третий и четвертый элементы И, счетные декады выполнены реверсивными, янфор: мационнйе входы всех дешифраторов соединены с соответствующими выходами регистра двоичного кода, а выходы — со входами шифратора, тактовые входы дешифраторов соединены с соответствующими выходами распредели-,зо теля импульсов, первые входы триггеров первой группы соединены с выходами переполнения соответствующих счетных декад, а выходы — с первыми входами элементов И третьей группы, вторые входы которых соединены с выходами элементов И первой группы сосед3 о ней старшей счетной декады, выходы элементов И третьей группы соединены со вторыми входами соответствующих триггеров первой группы и с первыми входами группы элементов ИЛИ, первые и вторые входы триггеров второй группы соединены со второй и третьей группой выходов шифратора, единичные и нулевые выходы соединены с первыми входами элементов И четвертой и пятой групп, вторые входы которых соединены с выходами элементов И второй группы, выходы элементов И четвертой группы соединены со вторыми входами группы элементов ИЛИ, третьи входы которых соединены с третьей группой выходов шифратора, а выходы — с суммирующими входами соответствующих счетных декад, выходы элементов И пятой группы соединены с входами вычитания счетных декад, первые входы второго

Р и третьего, и четвертого элементов И соединены с первым, вторым и третьим выходами распределителя импульсов соответственно, вторые входы второго и третьего элементов И соединены с первым и вторым выходами регистра двоичного кода, второй вход четвертого элемента И соединен со вторым выходом регистра двоичного кода, выходы второго, третьего и четвертого элементов И соединены со входами первого из элементов в группе элементов ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР У 468236, кл. G 06 F 5/02 от 1973.

2. Авторское свидетельство СССР N 525944, кл. G 06 F 5/02 от 1976.

691843

Редактор Э, Губницкая

Тираж 780 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Заказ 6217/39

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель М. Аршавский

Техред Л.Алферова

Корректор Н. Задерновская