Устройство управления однофазным инвертором с широтно- импульсным модулированием

Устройство управления однофазным инвертором с широтно- импульсным модулированием

Иллюстрации

Показать все

Реферат

 

(ii)692060

Союз Советскин

Социалистических

Республик

ОП ИСАЙИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l) Дополнительное к авт. свнд-ву (22)Заявлено 22,05.75 (21) 2135597/24 07 с прнсоеди)тениеи заявки М (23) Приоритет

Опубликована 15, 10.79 Бюллетень рй 38

Дата опубликования описания 18, 10.79 (51)М. Кл.

Н 02 P 13/18

Гнсударственний нсинтет

СССР не делам нзебретеннй н атнрютнй (53) УДК 621.314.

57(088. 8) Е. E. Юдин, Т. А. Терещенко и В. № Спивак (72) Авторы изобретения

Киевский ордена Ленина политехнический институт имени 50-летия Великой Октябрьской социалистической революции (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ОДНОФАЗНЫМ ИНВЕРЧОРОМ

С ШИРОТНО-ИМПУЛЬСНЫМ МОДУЛИРОВАНИЕМ

Изобретение относится к области преобразовательной техники, в частности к системам управления автономными инверторами с формой выходного напряжения, приближенной к сиИ гсоидальной

Известны системы управления инверторами с широтно-импульсным модулированием (ШИМ ), формирующие две последовательности импульсов, необходимых для управлении ключами противоположньех плеч мостового инвертора (1,1, 2) и $3$.

Недостатком известных устройств для управления инверторами,с ШИМ является их сложность и многоэлементность.

Известно также устройство для управления однофазным инвертором с ШИМ. с шагом квантования синусоидального сигнала по уровню — „, где В = 2

К (к 1, 2 ...), содержащее соединенные последователь»о преобразователь напря-. жения в частоту, счетчик импульсов, логический блок, состоящий из элемен2 тов И-НЕ, к входам которого подсоед»-. иены выходы разрядов счетчика, и триг» гер, счетный вход которого подключе» к старшему разряду счетчика, а к выходу триггера подсоединены двухвходовые схемы И-НЕ, вторые входы которых объединены f4).

Недостатком этого устройства является невозможность регулирования частоты при неизменной величине первой гармоники выходного напряжения и возможность только односторонней IllHN с худшим коэффициентом гарьюник по сравненйю с двухсторонней.

Гжелью изобретения является упроше. ние схемы устройства и обеспечение возможности регулирования частоты при неизменной амплитуде первой гармоники выходного напряжения инвертора.

Это достигается тем, что в предложенном (устройстве логический блок состоит»з двух групп элементов И-НЕ, выходы которых Подсоединены к конечному элементу ттогического блока, à k ства, приведенного на фш . 1; па фиг., .3 структурная схема устройства дп» управления инвертором с N = 6; на фиг. 4 структурная схема устройства для управления инвертором с N-- 9.

Устройство управления инвертором с

ШИМ (фиг. 1, 3, 4) содержит преоápaзоватепь 1 напряжения в частоту, счетчик 2, триггер 3, логическое устройство 4, триггер 5, двухвходовые схемы совпадения 6, 7. Логическое устройство (фиг. 1) содержит эпементы И НЕ8-14.

На выходе двухвходовых схем совпадения включены схемы HE 15, 16 и инвертор напряжения 17. Логическое устройство (фиг. 3) содержит, кроме того, эпементы И-HE 18-32, а логическое устройство, показанное на фиг. 4 содержит элементы И-НЕ 18-29.

Каждое из устройств управления инвертором с ШИМ содержит поспедовательно включенные преобразователь 1 напряжения в частоту, счетчик 2 и триггер 3, счетный вход которого подключен к старшему разряду счетчика 2. Выходы разрядов счетчика 2 А,-А, В, 5, С, Ñ, B, 5

Е,Е (фиг.l), а также F, F, G,Л (фиг. 3, 4), где А, А - прямой и инверсный выходы старшего разряда счетчика, и преобразователя напряжения в частоту подключены к логическому устройству 4, поспедоватепьнд соединенного с триггером 5. Выход последнего связан с общей точкой двухвходовых схем совпадения 6, 7, вторые входы которых подключены к выходам триггера 3. Выходы двухвходовых схем совпадения 6, 7 через элементы HE 15, 16 подсоединены к выходам управления однофазного мостового инвертора 17.

Логическое устройство 4 (фиг. 1) состоит из элементов И HE 8-14. Элементы 8, 9 соединены с выходами счетчика А, Ъ и Д, 5, соответственно, а их выходы через элемент 10 подкпк чфны к одному из входов элемента 11, остальные входы которого соединены с выходами счетчика С, 73, Е . Элементы 12, 13 соединены с выходами счетчиков Ь, С, З, Е; 3, С, D, Е соответственно . Выходы схем 11, 12, 13 и преобразователя 1 подключены к входам конечного элемента 14 логического устройства 4.

Логическое устройство 4 (фиг. 3) состоит из элементов И-НЕ 8-14, 18-32.

Элементы 8, 9 соединены с выходами счетчика А, С;, А, С а их выхо3 6ОО6О в входов каждого (-того элемента И HE группы связаны с к младшими разряда» ми счетчика таким образом, что порядок подкпюч ения прям ях и инверсных ВыхоАоа младших разрядов счетчика соответствует порядку чередования единнп и нулей в дополнительном коде числа

+ 1 — дпя первой группы и прямом

И+в коде - дпя второй, остальные входы — того элемента И-Н Б соединены с 10

В оставшимися старшими разрядами счетчика аналогично - соответственно обшей части прямых кодов чисел - 1, И - дпя первой группы и, И вЂ” (+ 1— дпя второй. При этом если коды этих чисел отличаются больше, чем одним разрядом (, В ... разрядами), - ь, Ф ... разряды "÷åò÷èêà,,взятые с пряГ мого ипи инверсного вь1ходов, в зависимости от значений этих разрядов в двоичнь1х кодах чисел подключены ко входам двух элементов И НЕ, выходы которых через третий элемент подсоединены к 1 -mMy элементу группы. Между

25 логическим блоком и обшей точкой двухвходовых схем И-НЕ введен триггер, а вход конечного эпемента логического блока соединен, с выходом преобразователя напряжения в часточу. зо

При четном числе Р импульсов на пОпупериОде Вь)хОднОГо напряжения ин вертора с ШИМ в каждую группу эпементов И-HE логического блока входит по элементов.

При нечетном числе Й импульсов на пойупериоде выходного напряжейня инвертора с ШИМ к конечному элементу логического блока подсоединены две и-в группы элементов И-НЕ по в каж2

lloN и дополнительный элемент И HE„k входов которого связайы с мпадшими раз рядами счетчйк6 согпасно двоичному коду числа ., а остапьйые входы соедине2 ны с оставшимйся разрядами счетчика г +в вз согласно обшей части чисеп если эти коды отличаются бопьше, .чем одним разрядом, соответствуишие этим разрчдам выходы счетчика подсоединены к входам двух элементов, выходы которых через третий элемент соединены с

" входом допопничепьного элемента.

На фиг. 1 представпейа структурная схема предложенного устройства дпя уира.аления однофазным инвертором с

ШИМ с .числом импульсов выходного напряжения йивЕртора на попупериоде

N = 3 на фиг. 2 показаны диаграммы напряжений, поясняющие работу устрой692060

50 ды через элемент 10 подключены к одному из входов элемента 11, к остальным входам которого подсоединены вьгходьг счетчика Й, D, Е, F . Элементы

12, 13 соединены с выходами счетчика А, С; А, С, а их выходы через элемент 14 подсоединены к входу элемента 18, остальные входы которого подсоединены к выходам счетчика ф, D, E, F . Элементы 20, 21 соединены с выходами счетчика А, В, С и

А, В, С, а их выходы через элемент 22 подсоединены к одному из входов элемента 23, остальные входы которого соединены с выходами счетчика I3, E, F . Элементы 24, 25 соединены с выходами счетчика А, 9, С и А, 3, С, а их выходы через элемент 26 подсоединены к выходам разрядов D, Е, Г . Элементы 28, 29 соединены с разрядами счетчика A Я

С и А, В, С, а их выходы через элемент 30 подсоединены к входу эпемента 31, остальные входы которого связаны с разрядами D, E, F . Эпементы 11, 18, 19, 23, 27, 31 и выход преобразователя 1 ггодсоединены к входам конечного элемента 32 логического устройства.

Логическое устройство (фиг.4) . содержит элементы И-HE 8-14, 15-29.

Элементы 8, 9 соединены с выходами разрядов 5, С и 75, .С . Их выходы через элемент 10 подсоединены ко вхо- 35 ду элемента 12. Элементы 14, 18 соединены с выходами разрядов ф, G

С, а их выходы через элемент 19 подключены к элементу 20. Элементы

22, 23 соединены с выходами счетчи- 40 каА, С и А, С, аихвыходычерез элемент 24 подкпючены,к элементу ту 25, Элементы 11, 12, 13, 20, 21, 25, 26, 27, 28.соединены с выходами разрядов счетчика 3 C,D, E,Г; 4;, А,D,E,F, Я; A,Ñ,5,Е,V,Q; А,D,E.,F,G; 5,С, б,E,F,Й;

В,Э,E,F,G А,С,D,E,F,Q) А,В,D,E,F,Q

А 75,с,g «г.,G с о о т в е т ст в е нaнaо, а их выходы и выход преобразоватепя 1 напряжения в частоту подключеньГ к конечному элементу 29 логического устройства.

Устройство дпя управления однофаз55 ньгм инвертором (фиг. 1) работает следуюшим образом.

Постоянное нанряжение, управпяюшее частотой выходного напряжения инвертора, поступает на вход преобразователя 1 напряжения в частоту, выходные импульсы которого поступают на счетный вход двоичного счетчика 2, состояшего из пяти триггеров. Сигналы триггеров счетчика поступают на входы погического устройства, которое I осушествляет логические преобразования над ними согласно булевой функции, описываюшей выходные сигналы логического устройства..

Методика состалпения булевой функции следующая:

Попупериод выходного напряжения инвертора разбивается на К+1 участков, каждый из которых делится на И интервалов, где, — определяет степень приближения длительностей импульсов широтно-модулированного напряжения к величине мгновенного значения функции модуляции в точках квантования.

Таким образом, попупериод функции модуляции разбивается на ()ч+ 1) И интервапов. В рассматриваемом спучае (фиг. 1) двухстороьней ШИМ по синусоидальному закону количество участков разбивания полупериодов И+ 1 = 4 и число интвервалов в каждом участке h=8 .

Далее определяется количество интервалов, вкпючаемьгх каждым импупьсом широтно-модулированного напряжения ипи в частном случае

,"„=аз и — =6 г = 8йи— гг

+ 2 2 ь 1

После определения ширины каждого импульса в интервалах и их расположения находят номера интервалов разбивания, начала которьгх совпадают с .передними фронтами импульсов широтно-модупированного напряжения, 1И - „ /2 и номера интерванов, начала которых совпадают с задними фронтами импупьсов И+ . В нашем случае Ю5 г С

1 И- =1.8 — — = 5 !

=2 8 — — = 12 z, 8 и 2 Zg

З.И- --3 Е =2"

4.И+ — = 3.6+ — =И

С

2. 2

2 И - =2 6+ — =2о, В

2 2

692060 точно К разрядов.

3.И- — = 3 8 - - =27 з 6

2 2

Затем составляется логическая функция, описываюшая периодическое импульсЙое напряжение, которое равно единице

" в" интервалах, с номерами, онределенными Ь порядке возрастания и равно нулю в остальных интервалах: f = 9e „где j —. номера интервалов в поряЬе возрастания

f- в 1 (2)

Функция N j представляет собой логи- ческое произведение выходных сигналов счетчика, взятых с прямого или инверсНОГО выхОда каждОГО разряда начиная со старшего, в той же последовательности, что и единицы и нули соответственно в двоичных кодах чисел

И ° 12, И . i+(4

1 И- ВАМИ И 1 И+ 81И

2. К+1 2 и+4 (1 =32....8), В нашем случае

g = АЬСЗЕ+ АВСЭЯ+ АБСИД + + Авсэь+ дъсЪ + Аьсж. °

После минимизации методами булевой алгебры функция имеет вид

g = зсш =+ЪсЪе+ сМ ЖВ Аъ) или в базисе операций И-ЦЕ

% = (BCDE) (BC)) E) CD ESTAB)(<ъ). Ы

ВОзмОжнО формализовать минимиза» цию функции (2), т.е. составление связей между елементами И-НЕ логического

Блока следук)шее.

Число разрядов кодов чисел.

И ° 17Г ° И 177

Ж вЂ” 81И И .И+ - -510

2 К+1 2 . И+4 должно бйть одинаковым, а именно равным.toy Q41-.4)h ° При И = 2 {к-" 1,2...) Ьф (М+{)И=ВСо (+11+Юog И=С+К; где 6=6og>(8+<3

Так как — 81ll Й H И = 2

Ю

2 ) Я+4 В то для запис И zona — у ll — достаМ+1

Тогда jn+ gjl1 = 2 д к к-1

2 + К-1

2к 2...+a 2 (1=,r- М.

Так как в записи Nj должны участвовать все разряды счетчика, число 1 следует записать с Помошью 5 разрядов (если для записи 1 нужно меньше, чем разрядов, старшие разряды приравни10 ваются 0)

Таким образом

К+ +8 к е-2

6- С-2 .-- 2к+С gÊ- +С <К 2+ +,„2о

20 Следовательно:

N+ — l 81ll ЛГ— «Ф(Ь Ъ

2 И+1 i Е-1 Е-2"

-.Ь а a ...a1

К-2" о *аоичн (.1= (,2, -. И), где

Ь Ь 2 ° - ° 13 -КОД ЧИСЛС(1

4 к и к 2 - с -кОд чисАО,Аналогично можно показать, что

i1 4Ф

2 М+ (6-4 8-2" где С С ... С„- прямой код числа 1 -1; . к-1 с к-2-. 1Π— дополнитель-. ный код и

Логическая функция (2) минимизируется методами булевой алгебры с учетом равенств .

ЬВыЛК

М+1 И+4 йвт . ):- )))-=В Н

И+4- 8+4

Жо означает, что, младших разрядрв в кодах, соответству2снпих передним (задним) фронтам импульсов напряже ния. с IIJHN, равноотдаленных от—

Г 4. ,Одинаковы. Если к тому же, коды чи55 сел 1-4, м-j (1, й-1 + <) Отличают-ся лишь одним разрядом, вместо суммы

П1.;- И1,„„(и„+м ) можно записать обшую часть этих кодов (01 )611201>0

1О

6-1п-2 о «к-1

=96 „я" о -+.

Остав1пиеся старшие Разряды счетчика подключаются к 1 -тому элементу каж15 дой группы согласно обшей части двоичных кодов чисел аналогично 1 — 1, Й-i для первой группы и I,,М-1 1 (дпя второй (6).

Если коды атих чисел отличаются больше, чева одним разрядом, выходы счетчика, соответствующие этим разрядам, подключаются к двум элементам

И-НЕ, выходы которых через третий элемент И-НЕ подключатся к одному из входов 1 -того алемента.

При нечетном числе импульсов на полупериоде выходного напряжения инвертора с ШИМ к конечному элементу логического устройства подключается

, 30 дополнительный элемент, реализующий импульсы, совпадающие с передним и

М1 задним фронтом среднего 2 импульса. При этом k младших разрядов счетчика подключаются к этому элементу

35 согласно коду —, а старшие - согласи

2 -.1 1ч 4 но кодам чисел и !

2 2

В нашем случае (фиг.1) к конечному элементу 14 логического блока подклю40 чены первая группа элементов И-НЕ (13 элемент), вторая (12) и дополнительный элемент 11.

Три входа элемента 13 соединяются с выходами счетчика С, .0, E согласй

45 но дополнительному коду числа -" - 1п

2 4

1) * .p,o0. Три входа элемента 14 соединяются с выходами счетчика 5 Q E согласно прямому коду числа 3 =ф» 011, 50

Старшие разряды счетчика подключаются к апементу первой группы 13 согласно обшей части кодов 1-1, М-1 (0,2) т.е. 00 и 10. Следовательно ко входу элемента 13 подключается З. или в общем виде 2 К Г . = 1и — = — и k младших разрядов и ° 1Г И

1 2 2 2 представляют собой код числа +, à Е, старших - двоичный код чисел и.=" и "+"

2 2 соответственно. Операции с этими кодами производят аналогично. Общий вид f при атом не изменяется.

Из всего сказанного можно сделать вывод: к конечному элементу И-НЕ логического блока в общем виде подсоединяются две группы элементов И-НЕ, первая вырабатывает импульсы, совпадаюшие с передним фронтами импульсов выходного напряжения инвертора с ШИМ.

При атом k входов элементов И-НЕ первой группы соединены с k младшими разрядами счетчика таким образом что порядок подключения прямых и инверсных выходов счетчика соответствует попяпкч

I.<ìè кощп отличаются tn разрядами, их:умму мож1«> представить как

bK „- be- 1.1Ь(-В=2 о К-.1"

1 .1 С1

С1о 1Е-и -410Я "п1 "ас1 1 о

С1

" О(Е-Г "г- -4 Ю- " С- -4

«++6 ."6»

Следовательно, функция 1 будет иметь слагаемые вилы О.(и j 12 ук = 1+44"Р к "1 А"2 К

Второе слагаемое реализуется следующим образом: два элемента И-НЕ, соединенные с 4 ... 8 - Фвыходами счетчика согласно кодам Ь .1 ....Ь „„„и В „

- В п„4 через, элемент И-НЕ подаются на вход элемента, к остальным входам которого подклюЧены остальйые разряды счетчика согласно обшей части двух кодов Ь,„..-Ь а„„..с1„.

При нечетном числе 11 импульсов появляются еше два слагаемых 1и, соответствующие переднему и заднему фронтами среднего — импульса. При этом

И+4 чередования единиц и нулей в двоичном

"Ao dк„d ..д (5 ),т.е. допол и . щ, бдительном коде числа — ц1п — " — младших ,2 N+4 разрядов второй группы, вырабатывающей импульсы, совпадающие с задними фронтами импульсов выходного напряжения инвертора с ШИМ, соединяются анало"ично кодУ d„„a„я с1о (4), т.е. прямому коду числа + п -1 „ С

Аналогично к элементу 12 подклю чаются старшие разряды, в зависимости от общей части кода чисел 1, 3, т.е.

01 11, - 1. Следовательно подключается выход счетчика В.

6g 2060

12,Пополпительный элемент 11 связан младшими разрядами с выходами C DE (100 => — 4), а старшими — с выход дом енеменге 10, рееднеуненего функцию (АВ АВ), та к как {, ) =Ф

«0», 10).

Соединение элементов И HE логического блока, соответствует последовательности операций И-НЕ минимизированной булевой функции (3), описываюшей выходное напряжение логического блока.

> импульсов широтно- модулированного напряжения инвертора.

Схемы устройств управления (фиг. 3, 4) инверторов отличаются лишь работой логического устройства. Логическое уст, ройство применительно к ШИМ с шестью импульсами на полупериоде выходного напряжения инвертора (фиг.3) осу йествляет над выходными сигналами счетчика булевую функцию, составленную. по методике:

g= ВЗЕГ(АСПАС)+

Сигналы счетчика 2 A,Б и А, Б (фиг 2) по туп к», на схемы H HE Ð,,9, 5, Э F(AC А

+МР(АВС АЭС)+ПЕР (АВСФАЬС1 + р рых показан на диаграмме а. Сигналы. - +><<(g>C+ >Cqv счетчика 2 поступают также на логи- ческие элементы «2, 13 форма им- 2о ПРи этом пеРвое слагаемое модели" 1уЖс:ов"- на вьгходах котеорь х представле руется элементами 8, 9. 10, 11 также, sa на диаграммах с, Д . Импульсы с как моделируется слагаемое (cDE(В+АЮ выхода схемы 10 (диаграмма а) и сиг- в функции, описываюший сигналы логиналы С, ф, g поступают на вход ческого устройства на фиг. 1 (см. ди элемента 1«, осушествляюшего логичес- аграммы а, Ъ), Аналогично моде ируют25

Л кую операцию И-НЕ .над входными сиг- ся остальные слагаемые функции, кроналами. Импульсы с выхода элемента ме третьего. Третье слагаемое модели11 (диаграмма Ь ) поступаЮт ца схему руется элементом 19, 14. На вход схемы 14 поступают также Логическое устройство управления инимпульсы с выхода преобразователя на- зо вертора с ШИМ с "девятью импульсами пряжения в частоту (диаграмма Г). Они на полупериоде (фиг.4) описывается создают йаузу между соседними импул функцией вида. сами с выхода логического устройства 4

" и мерами интервалов + 1 так = C+ + A+ " (ВС З - + каж их длительность в два раза меньше длительности интервалов разбивания по- +АC73EQ Q+ M) V. F 6 (5C+ BC) 3C55 FQ+ луйериода синусоидального сигнала. Импульсы с выхода элемента 14 (диаграм + 32% F G 4AС Ф А С )+ ма а) подаются на счетный вход тригге-

+ СР Рй АЬЪ ра 5, который формирует импульсы ши- .А . А + то ое, четвертЬе и шестое слагаеф5уномодулированного по синусоидаль- -, Второе, чет ер Ь и ному закону напряжения (диаграмма .Р ) мые модепйруются группами элементов

С выхода триггера 5 последователь- . "-"- ственно а остальные слагаемые элемен нжть "импульсов при помоши схем сов-," ственно, а остальны адения 6, 7 и триггеура 3 преобразуется гамп «1 в виде йоследовательности, необходимые Введете в устройство управления ин, для управления автономным инвертором 17. ьерото оромо" между логическим устройством

Формы напряжений с выходов схем 15, 16 и обшей точкой двухвходовых схем совдиаграммах и fi " .. ЦаденИя триггера, подсоединение выхода

Изменением напряжения на входе пре преобразЬиатоеля йапряжения в частоту образователя 1 напряжения в частоту к входу конечного элемента И-НЕ логирегулируют частоту счетных импульсов ческого устройства, а также соединение счетчика 2 и, в конечном счете, часто- элементов И HE последнего в соответт вьходного напряжения инвертора. При - ствии с операциями И-НЕ миними ироэтом амплитуда" первой гармоники этого ванной булевой функции, описываюшей напряжения остается неизменной, так как выходные сигналы логического устройгп ЮПогороцнгонально изменению частоты им- ства, поозвойяет упростить схему у тройпульсов Г будут измейяться длительности ства управления, исключив из нее один

13 6 92060 из счетчиков и задающий генератор, а также обеспечить возможность регулирования частоты при неизменной амплитуде первой гармоники выходного напряжения инвертора. 5

1. Устройство для управления однофазным инвертором с широтно-импульсным модулированием с N импульсами на полупериоде выходного напряжения инвертора и шаге квантования функции модуляции по уровню -, где h=2"(ê-1,2...), содержащее соединенные последовательно преобразователь напряжения в частоту, счетчик импульсов, логический блок, со. стоящий из элементов И-НЕ, к входам которого подсоединены выходы разрядов счетчика, и триггер, счетный вход которого подключен к старшему разряду счетчика; а к вйходу триггера подсоединены двухвходовые схемы И-НЕ, вторые

25 входы которых объединены, о т л ич а ю щ е е с я тем, что, с целью упрощения и обеспечения возможности регулирования частоты при неизменной амплитуде первой гармоники выходного

30 напряжения инвертора, логический блок состоит из двух групп элементов И-НЕ, выходы которых подсоедйнены к конечному элементу логического блока, а k входов каждого 1--Toro элемента И-HE

35 группы связаны с k младшими разрядами счетчика таким образом, что порядок подключения прямых и инверсных выходов младших разрядов счетчика соответствует порядку чередования единиц и нулей вдополнительном кодечисла — pj s - —

-х.

2 к+.1 для первой группы и прямом коде — для второй, остальные входы -того элемента И-НЕ соединены с оставшимися старшими разрядами счетчика аналогич-„

:но — соответственно обшей части прямых кодов чисел 1 — 1, t4 — s для первой группы и 1, g - +1 — для второй, при этом если коды этих чисел отличаются больше, чем одним разрядом (6, rn ... разрядами), 6,.e... разряды счетчика, взятые с прямого или инверсного. вьлодов, в зависимости, от значений этих разрядов в двоичных" кодах чисел, подключены ко входам двух

Формула изобретения элементов И-НЕ, выходы которых через третий элемент подсоединены к 1 -тому элементу группы, при этом между логическим блоком и общей точкой двухвходовых схем И-НЕ введен триггер, .а вход конечного элемента логического блока соединен с выходом преобразова геля напряжения в частоту.

2. Устройство по п.1, о т л и ч а юш е е с я тем, что при четном числе Я импульсов на полупериоде выходного на.пряжения инвертора с широтно-импульсным модулированием в каждую группу элементов И-НЕ логического блока входит по — элементов.

М

3. Устройство по п.1, о т л ич а ю ш е е с я тем, что при нечетном числе Й импульсов на полупериоде выходного напряжения инвертора с широтноимпульсным модулированием K конечному элементу логического блока подсоединены две группы элементов И-НЙ по в каждой и дополнительный элемент Й-НЕ, k входов которого связаны с младшими разрядами счетчика согласно двоичному коду числа -и-, а остальные входы соеИ динены с оставшимися разрядами счет„Ц-Ф. чика согласно обшей части чисел +", при этом если эти коды отличаются больше, чем одним разрядом, 2

-соответствующие этим разрядам выходы счетчика подсоединены к входам двух элементов, выходы которых через третий элемент соединены с входом дополнительного элемента.

Источники информации, принятые во внимание при экспертизе

1. Сандлер А. С., Гусяцкий Ю. М.

Тиристорные инверторы с широтно-импульсной модуляцией, М., Энергия, 1 969.

2. Фираго Б. И., Лисс 3. А, . Способы построения синусоидальных задающих

t енераторов для тиристорных преобразователей частоты. Известия ВУЗов, Энергетика,,№ 12, 1971.

3. Авторское свидетельство СССР № 318127, кл. Н 02 М, 1/08, 1971, 4. Зюбин В. Ф., Котенева Н. П. Система управления инвертором с ШИМ на интегральных схемах. Сб. "Электронная техника в автоматике." N., "Советское радио", вып. 6, 1974 (прототип).

Составитель Е. Дорошин

Редактор И. Алышева Техреду р бурка Корректор Г. Решетник

Заказ 6238/49 Тираж 857 — Подписное

ПНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4