Устройство для частотного преобразования импульсных сигналов

Устройство для частотного преобразования импульсных сигналов

Иллюстрации

Показать все

Реферат

 

ОП ИСА

ИЗОБРЕТИ

К АВТОРСКОМУ СВИДЕТ

Союз Советеиик

Социаниетичееиих

Реепублии (61) Дополнительное к авт. свид-ву (22) Заявлено 25,07.77 (21) 251 с присоединением заявки М— (23) Приоритет

Опубликовано 15 10 79 бю

Дата опубликования описаии

Гееударствеиаый кфиктат

СССР

an делам изобретеей н юткритв» (72) Автор изобретения

В. Г. Осипенко

Таганрогский радиотехнический институт имени В. Д. Калмыкова (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ЧАСТОТНОГО ПРЕОБРАЗОВАНИЯ

ИМПУЛЬСНЬИ СИГНАЛОВ ке

Изобретение относится к импульсной техни.

Известно устройство частотного преобразования сигналов, содержащее синхронизатор частоты, умножители частоты, реверсивный счетчик, регулятор, сглаживающее устройство, синхронизатор линейного изменения, счетчик ступенчатого снижения, счетчик ступенчатого повьппения, схема сравнения, синхронизатор ухода чаСтоты (1).

Недостатком данного устройства является его сложность.

Наиболее близким по технической сушности к данному изобретению является устройство для частотного преобразования импульсных сигналов, содержащее блок выделения периода сигнала, два счетчика импульсов, выходы которых поразрядно соединены со входами блока сравнения кодов, выход: которого соединен с одним входом управляемого ключа и входом двухканального распределителя, выходы которого соединены с двумя входами квантователя сигнала, выход которого через выходной каскад подключен к выходной шине, и ключ, один вход которого соединен со входом первого счетчика импульсов, дополнительные выходы которого соединены сб вторым и третьим входом управляемого ключа, второй вход ключа соединен с выходом блока сравнения кодов и одним входом второго счетчика, второй вход которого соединен с выходом ключа (2).

Недостатком данного устройства является недостаточный частотный диапазон;

Дель изобретения — расширение частотного диапазона.

Поставленная цель достигается тем, что в устройство частотного преобразования сигналов, содержащее блок выделения периода сигнала, два счетчика импульсов, эыходьь которых поразрядно соединены со входами блока сравнения кодов, выход которого соединен с одним входом управляемого ключа и входом двухканального распределителя, выходы которого соединены с двумя входами квантователя сигнала, выход которого через выходной каскад подключен к выходной шине, и ключ, один вход которого соединен со входом первого счетчика импульсов, дополнительные выходы которого соединены со вторым и третьим входом управ69207 ляемого ключа, второй вход ключа соединен с выходом блока сравнения кодов и одним вхо. дом второго счетчика, второй вход которого соединен с выходом ключа, введены масштабный блок, блок сравнения, сумматор, блок диффе. ренцирования, двухполупериодный выпрямитель, блок дискретной задержки запускаюшйх импульсов и делитель частоты, включенный между входом первого счетчика импульсов и выходом блока дискретной задержки запускающих импульсов, один вход которого соединен с выходом блока"выделения перйода сигнала=a другие входы соединены с выходами управляемого ключа, причем вход масштабного блока соединен с входной шиной, адин его выход подключен к 15 дополнительному входу квантователя сигнала, второй выход соединен со входом блока выделения периода сигнала, а третий выход подключен ко входу блока сравнения, выходы которо"го через последовательно включенные сумматор, 20 блок дифференцирования и двухполупериодный выпрямитель соединен с третьим входом ключа, кроме того, блок дискретной задержки залуска"" ютцих импульсов содержит последовательно включенные двусторонний ограничитель и дифференцируюший элемент, выход которого соединен со входом одного ключа непосредственно, а другого ключа через инвертор, причем выходы ключей соединены со входами логического элемента ИЛИ. 30

Структурная электрическая схема описываемого устройства приведена на фиг. 1. На фиг. 2 приведена структурная схема блока дискретной задержки запускающих импульсов. Описываемое устройство содержит (фиг. 1) Р масштабный блок 1, блок-вьщеленйя периода сигнала 2, ключ 3, счетчики импульсов 4 и 5, . блок сравнения кодов 6, двухканальный распре. делитель 7, квантователь сигнала 8, выходной каскад 9, блок сравнения 10, состоящий из вы- 40 читателя 11, ийочника эталонных напряжений

12 и блока пороговых элементов 13, сумматор

14; блок дифференцирования 15, двухполупериодный выпрямитель 16, блок дискретной задержки запускающих импульсов 17, делитель частоты 18, 45 управляемый ключ 19, Входной сигнал подан на входную шину 20. Выходной сигнал снимается с шины 21.

Блок дискретной задержки запускающих импульсов (фиг. 2) содержит двухсторонний огра. ничитель 22, дифференцируюший элемент 23, инвертор 24, ключи 25 и 26 и логический элемент

ИЛИ 27.

Принцип работы устройства заключается в следу йшем.

Исходный сигнал f(t) через входную шину

20 и масштабный блок l поступает на сигнальг 4

1 ные входы блока сравнения 10, блока 2 выделения периода и квантаватель си нала 8, Выходные напряжения источника эталонных напряжений 12 подведены к соответствующим входам вычислителя 11.

При этом каждый выход вычитателя 11 со. единен со входом соответствующего порогового элемента (на чертеже не показаны) блока пороговых элементов 13.

При поступлении на вход блока сравнения

10 исходного сигнала в какие-то моменты вре мени" на выходах соответствующих пороговых элементов блока пороговых элементов 13 появ ляются перепады напряжений, которые после суммирования в сумматоре 14, дифференцирования и двухполупериодного выпрямления поступают в виде импульсов на вход ключа 3.

Со второго выхода масштабного блока 1 1 исходный сигнал через блок 1 выделения периода сигнала, блок дискретной задержки запускающих импульсов 17 и делитель частоты 18 поступает в виде импульсов на вход счетчика импульсов 4 и второй вход ключа 3, С третьего выхода масштабного блока 1 сигнал f(t) поступает непосредственно на третий вход квантователя сигнала 8.

Время задержки тч, в блоке дискретной задержки запускающих импульсов 17 изменяется с течением времени по закону г3 3сэо (1 4 и") где г . — приращение задержки, определяемое из равенства а = +.

Интервал повторения Т исходного сигнала f(t) и интервал повторения То преобразованного сигнала 1(т) связаны выражением

To = (NlVI+ 1) Т, где М вЂ” коэффициент деления частоты делителя частоты 18; и — число отсчетов на интервале повторения T..

Будем считать, что счетчики 4 и 5 находятся в нулевых положениях. Тогда с приходом на вход счетчика 4 первого импульса с выхода делителя частоты 18 в нем установится единица.

Одновременно с этим откроется ключ 3 и разрешит прохождение импульсов с выхода двухполупериадного выпрямителя 16 на вход счет. чика 5. При поступлении на вход счетчика 5 nepsoro импульса в ием установится единица.

Вследствие равенства кодов счетчика 4 и счетчика 5 на выходе блока сравнения кодов 6 появится импульс, который закроет ключ 3, сбросит на нуль счетчик 5, поступит на вход управляемого ключа 19 и, пройдя через двухканальный распределитель 7, изменит режим квантователя сигнала 8, В результате этого на его выходе появится напряжение, величина которо,го пропорциональна значению исходного сигна.

692072 ла в момент изменения его режима. .Это напряжение через выходной каскад 9 поступит йа выходную шину устройства.

С приходом на вход счетчика 4 второго импульса с выхода делителя 18 в нем установйтся 5 вторая единица. Одновременно с этим откроется ключ 3 и на вход счетчика 5 снова будут поступать с выхода двухполупериодного выпрямителя 16 импульсы, которые будут устанавливать в нем единицы, Как только код счетчика 5 ста- 10 нет равным коду счетчика 4 на выходе блока с сравнения кодов 6 появится импульс, которыи закроет ключ 3, сбросит на нуль счетчик 5, поступит на вход управляемого ключа 19 и, прой. дя через двухканальный распределитель 7, изме нит режим квантователя сигнала 8. В результа- те этого на его выходе появится новое йайряжение, величина которого будет пропорциональна значению сигнала в момент изменения его режима, которое через выходной каскад 9 поступит на выходную шину устройства.

С приходом на вход счетчика 4 v-ro.имцульса с выхода делителя частоты 18 в нем установится v-ная единица, Одновременно с этим с

v-ro разряда счетчика 4 поступит импульс на уп- 2

25 равляемый ключ 19, откроется ключ 3 и на вход счетчика 5 станут поступать с выхода двухполупериодного выпрямителя 16 импульсы, которые будут устанавливать в нем кодовые единицы. Как только код счетчика 5 совпадает с

ЭО кодом счетчика 4 на выходе блока сравнения кодов 6 появится импульс, который закроет ключ 3, сбросит на нуль счетчика 5, пройдет через управляемый ключ 19 и установит задержку т в блоке дискретной задержки запуска-! о ющих импульсов 17 и, пройдя через двухканальный распределитель 7, изменит режим квантователя сигналов 8. В результате на его выходе появится новое напряжение, величина которого

40 будет пропорциональна значению сигнала (t) в момент изменения его режима, Это напряжение через выходной каскад 9 поступит на выходную шину устройства.

Так как при приходе на вход счетчйка 4

v-ro импульса все его разряды заполняются еди. ницами, а в блоке дискретной задержкй зайус"Мкающих импульсов 17 установилось зайаздьтва-: ние, равное re.o, и, следовательно, импульсы на выходе делителя частоты теперь будут"йояв= литься с запаздыванием на время г, то новый цикл работы счетчика 4, а следсовательно, и ключа 3, счетчика 5, блока сравнения- кодов 6, двухканального распределителя 7 и квантователя сигнала 8 начнется только спустя интервал г о и будет повторять, описанный выше, Работу блока дискретной задержки эайускающих импульсов, приведенного на фиг. 2, рассмотрим на примере преобразования частоты синусоидальных сигналов.

Поступающие с выхода блока 2 выделения периода сигнала на вход блока дискретной задержки запускающих импульсов 17 синусоидальные колебания ограничиваются двусторонним ограничителем 22 и дифференцируются.

При открытом ключе 25 импульсы положительной (илиотрицательной) полярности с выхода дифференцирующего элемента 23 проходят через ключ 25 и логический элемент ИЛИ 27 на вход делителя 18 частоты.

При открытом ключе 26 импульсы отрицательной (или положительной) полярности с выхода дифференцирующего элемента 23 проходят через инвертор 24, ключ 26 и логический элемент 27 на вход делителя 18 частоты.

Режимы работы ключей 25 и 26 управляются импульсами, поступающими с выхода управ- ляемого ключа 19.

Формула изобретения

1. Устройство для частотного преобразования импульсных сигналов, содержащее блок выделения периода сигнала, два счетчика импульсов, выходы которых поразрядно соединены со входами блока сравнения кодов, выход которого соединен с одним входом управляемого ключа и входом двухканального распределителя, выходы которого соединены с двумя входами квантователя сигнала, выход которого через выходной каскад. подключен к выходной шине, и ключ, один- вход которого соединен со входом первого счетчика импульсов, дополнительные выходы которого соединены со вторым и третьим входом управляемого ключа, второй вход ключа соединен с выходом блока сравнения кодов и одним входом второго счетчика, второй вход которого соединен с выходом ключа, о т л и ч а ю щ е е с я тем, что, с целью расширения частотного диапазона, в него введены масштабный блок, блок сравнения, сумматор, блок дифференцирования, двухполупериодный выпрямитель, блок дискретной задержки запускающих импульсов и делитель частоты, включейный между входом первого счетчика импульсов и выходом блока дискретной задержки запускающих импульсов, один вход которого соединен с выходом блока выделения периода сигнала, а другие входы соединены с выходами управляемого ключа, причем вход масштабного блока соединен с вх4дной шиной, один его выход подключен к дополнительному входу квантователя сигнала, второй выход соединен со входом блока выделения периода сигнала, а третий выход подключен ко входу блока

692072

1У

Фиг. 2

ЦНИИПИ Заказ 6239/Я Тираж 1060

Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 сравнения, выходы которого через последовательно включенные сумматор, блок дифференцирования и двухполупериодный выпрямитель соединены с третьим входом ключа.

2: Устройство для частотного преобразования импульсных сигналов по п. 1, о т л и ч аю щ е е с я тем, что блок дискретной задержки запускающих импульсов содержит последовательно включенные двусторонний ограничитель и дифференцирующий элемент, выход которого соединен со входом одного ключа непосредственно, а другого ключа через инвертор, причем выходы ключей соединены со входами логического элемента ИЛИ, 5 Источники информапии, принятые во внимание при экспертизе

1. Патент США У 3806821, кл. 328 — 34 от

23.04. 73.

2. Авторское свидетельство СССР No 469089, кл. G 01 R 13/34, 1973 (прототип),