Множительно-делительное устройство

Множительно-делительное устройство

Иллюстрации

Показать все

Реферат

 

О П И -(!-А Н И Е

ИЗОБРЕТЕНИЯ

Союз Советскик

Социалистическнх

Республик он 696444

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 240877 (21) 2519179/18-24 (51)М. Кл.

3 06 G 7/16 с присоединением заявки ¹

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет— (5З) УДК681.335 (088.8}

Опубликовано 0 51179- Бюллетень ¹ 41

Дата опубликования описания 051179 (72) Автор изобретения

Г. M. Хаиндрава (71) Заявитель (5 4 } МНОЖИТЕЛЬ НО-ДЕЛИТЕЛЬ НОЕ УСТРОЙСТВО

Изобретение относится к области аналоговой вычислительной техники и может быть использовано в различных вычислительных комплексах и

5 средствах автоматизированных систем управления технологическими процессами .

Известен аналоговый квадратор, содержащий первый и второй ключи, первый и второй интеграторы, третий и четвертый ключи, нуль-орган и ин.вертор, причем вход первого интегратора через первый и второй ключи сое-15 динен с источником напряжения. Выход первого интегратора соединен через четвертый ключ со входом второго инте.— гратора, с выхода которого снимает-в ся результат возведения, в квадрат.

Один вход нуль-органа связан с выходом первого интегратора, а на второй подано входное напряжение. Нульорган управляет ключом, при этом второй и четвертый ключи замыкаются при 25 отрицательной разности выходного напр яжени я перв о Го инт ег ра тора и входного напряжения, сравниваемых на нульоргане, а первый и третий ключи — при положителен ой (1) . 30

Однако, это устройство обладает ограниченными функциональными возможностями

Наиболее близким по технической сущности к предложенному является устройство, которое содержит первый интегрирующий усилитель, первый вход которого подключен через первый ключ к первому информационному входу устройства-,"ключи и последовательно включенные компаратор и блок управления ключами, первый выход которого подсоединен к управляющему входу первого ключа. Кроме того, указанное устройство содержит выходной усилитель и сглаживающий фильтр (2) .

Однако это устройство имеет невысокую точность вычисления.

Цель изобретения — повышение точности.

Это достигается тем, что устройство содержит два суммирующих усилителя, второй интегрирующий усилитель, ограничитель напряжений, инвертор и IIocледов,ательно включенные формирователь импульсов, аналого-импульсный преобразователь, счетчик, дешифратор и блок индикации. Вход инвертора является вторым информационным входом

696444 устройства, а его выход подключен к первому входу компаратора, второй вход которого подсоединен к выходу первого суммирующего усилителя. Первые входы суммирующих усилителей подсоединены к выходам соответствующих интегрирующих усилителей и к двум соответствующим выходам ограничителя напряжений, а их нторые входы ! соединены со входом опорного напряжения устройства. Второй и третий входы первого интегрирующего усилителя подключены к выходам второго и третьего ключей, а три входа второго интегрирующего усилителя — к выходам соответственно четвертого, пятого и шестого ключей. Информационные входы второго и пятого ключей пьдсоединены ко входу опорного напряжения устройства, информационные входы третьего и шестого ключей — к шине нулевого потенциала, а информационный

20 вход четвертого ключа является третьим информационным входом устройства. Управляющий вход четвертого ключа соединен с первым выходом блока управления ключами, второй выход которого подключен к управляющим входам второго и пятого ключей, а . третий выход — к управляющим входам третьего и шестого ключей. Вход формирователя импульсов соединен с тре- >О тьим выходом блока управления ключами, а еro выход дополнительно подключен ко входу сброса счетчика, выход которого является цифровым выходом устройства, свободный вход ана 35 лого-импульсного преобразователя соединен с выходом второго суммирующего

;усилителя, который является-:айалоговым выходом устройства. ВХод сброса счетчика и входы сброса и запуска блока 4() управления соединены с одноименными входами устройства, выход признака готовности информации которого соединен с.соответствующим выходом ана.лого-импульсного преобразователя.

На фиг. 1 представлена функциональная схема множительно-делительного устройства.

На фиг. 2 представлены временные диаграммы работы устройства.

Устройство содержит интегрирующий усилитель 1, ключи 2-4, вход 5 опорного напряжения,.информационные нхопы 6-8, суммирующие усилители 9 и 10 блок 11 управления ключами, 55 инвертор 12, компаратор 13, интегрирующий усилитель 14, ограничитель

15 напряжения, формирователь 16 импульсов, аналого-импульсный преобразователь 17, счетчик 18, дешифра- 6() тор 19, блок 20 индикации, ключи

21-23, цифровой выход 24, выход 25; признака готовности информации, аналоговый выход 26, вход 27 сброса и вход 28 запуска. 65

Блок 11 управления ключами содержит формирователь импульсов 29, триггеры 30 и 31 и элементы И 32.

Устройство работает следующим образом.

Для перемножения двух аналоговых сигналов, т. е. решения задаЧи: )дыч 1 л Uv. 1)ч на вход 5 подается постоянное напряжение (-) U> на вход 7 — (-) U u на вход 8 — (-) U Çàòåì на вход 28 подают импульс, под действием которого триггер 30 перебрасывается, в результате чего на его единичном выходе появляется сигнал, соответствующий логической единице, который открывает ключи 3 и 22,а на нулевом выходе триггера 30 появляется сигнал, соответствующий логическому нулю и, следовательно, сигнал нуль появляется на ныходе элемента И 32, под действием которого закоываются ключи 2 и 21. В результате на входы интегрирующих усилителей 1 и 14 подаются соответстненно опорное напряжение (-) U „и входной аналоговый сигнал (-) U, и начинается процесс интегрирования. На выходе интегрирующего усилителя 1 напряжение увеличивается (кривая изменения выходного напряжения (- UA в точке А показана на фиг. 2б) . На отрезке времени (й — t4) напряжение

I уменьшается на выходе суммирующего усилителя 10 (см. кривую изменения напряжения (-)U5 в точке Б на фиг.2в)

Аналогично протекают процессы на выходах интегрирующего усилителя 14 и суммирующего усилителя 9 (cM. Фиг.

2д, е), В момент сравнивания напряжений (-) U6(t) = {+) U> на входе компаратора 13 на его выходе появляется высокий уровень напряжения, которое на выходе Формирователя 29 формируется н запускающий импульс (см. Фиг.

2r), под действием которого перебрасывается (возвращается в исходное состояние) триггер 30, а в триггере

31 записывается 1 . В результате, на первом входе элемента И 32 снова подается сигнал логической 1 с нулевого выхода триггера 30, а с нулевого выхода триггера 31 на второй вход элемента И 32 подается сигнал логического; 0 и следовательно, íà его выходе также поддерживается сигнал логического 0 .

В результате ключи 2 и 22 закроются из-за подачи нулевого потенциала на управляющие входы этих ключей с единичного выхода триггера 30, а ключи 2 и 21 останутся в закрытом сос-тоянии, т . к. на выходе элемента И

32 поддерживается сигнал 0 . Под действием сигнала соответстнующей логической 1 с единичного выхода триггера 31 открываются ключи

4 и 23 и на входы интегрирующих уси696444 лителей 1 и 14 подаются потенциалы Земля . Накопленные интегрирующими усилителями 1 и 14 напряжения удерживаются на их выходах во времени (см. фиг. 2б, д) . Следовательно, удерживаются постоянные напряжения и, на выходах суммирующих усилителей

10 и 9 (см. Фиг. 2в, е), причем величина напряжения U bó (-) U на выходе суммирующего усилителя 9 является результатом перемножения входных сигналов (-) Uq и (-) U> .Данное напряжение (-) U (результат операции перемножения) можно непосредственно выдать на выход 26 в аналоговом виде, а с помощью аналого-импульсного преобразователя 17 можно преобразовать в цифровой код и выдать в цифровом виде на выход 25, а также представить на блок индикации. °

20 в десятичной системе счисленйй.

Для деления одного аналогового сигнала на другой, т. е. решения задачи:

U =K — -

ВЬiX U на вход 6 подается постоянное напряжение (-) U, на вход 7 — (-) U >пи на ход 8 - (-) U . После этого на вход

27 подают сигйал Сброс, а затем на вход 28 подают запускающий импульс, под действием которого триггер ЗО

30 перебрасывается, и начинается процесс интегрирования интегрирующим усилителем 1 входного аналогового сигнала (-)U и интегрирующим усилителем 14 входного аналогового сигнала 35 х (-) U аналогично предыдущему примеру (см. фиг. 2б, в, д, е, отрезок времени (t — t ) . В момент равенства на входе компаратора. 13 напряжений (-)U

9 3 (+) U „, на его выходе снова появ- 40 ляются высокий уровень напряжения (см. фиг. 2г), которое формируется в укороченный запускающий импульс для обратного переброса триггера 30 в нулевое состояние, а в триггере 45

31 запишется 1 . В результате ключи 3 и 22 закроются, а 4 и 23 откроются и прекратится процесс интегрирования. На выходе суммирующего усилителя 9 образуется уровень на- 5() пряжения (-) Б, (eM фиг. 2д ), которое равно"частному от деления на (-)Uy, на (-)U . Данное напряжение (-)Пд (частное от деления (-)П,( редыдущ™ 55 случае можно выдать в аналоговом и цифровом вйде, а также представить оператору с помощью блока индикации 20 .

Для одновременного перемножения двух аналоговых сигналов и деления на третий, т. е. решения задачи

П Ох

ЬЫХ Uà на вход 6 подается постоянное.напряжение (-)Uy, на вход 7 — (r) Up и 65 на вход 8 — (-)Ux .После этого на . вход 27 подается сигнал Сброс а затем на вход 28 подается эапус" кующий импульс, под действием которого триггер 30 перебрасывается, и начи. нается процесс интегрирования интегрирующим усилителем 1 входного сигнала (-) Uz и интегрирующим усилителем 14 входного аналогового сигнала (-) Uy аналогично предыдущему примеру. В момент равенства напряжений (-) Ug(t) = (+) Uy на входе компаратора 13 (предполагается, что эа время инт егриров алия в ходные сигналы сохраняются), на выходе компаратора .13 и, следовательно, на выходе формирователя импульсов 29 образуется импульс, под действием которого триггер 30 возвращается в исходное состояние, а в триггере 31 записывается 1 . В результате прекращается процесс интегрирования интегрирующими усилителями 1 и 14. На выходе суммирующего усилителя 9 образуется уровень напряжения (-) БA (см. фиг. 2д), которое равно результату перемножения (-) U на (-) U> и одновременного деления результата перемножения на третий аналоговый сигнал (-) Z

Для возведения в квадрат входного аналогового сигнала,т.е.решения задачи Upped К- П на вход б подается посто-. г янное напряжение (-) U<,а на входы 7 и

8 — (-) Uy.После этого на вход "27 пода-. ется сигнал Сброс, в результате чего устройство, приходит в исходное состояние. Процесс-решения задачи начинается подачей на вход 28 им пульса Запуск, под действием которого триггер 30 перебрасывается, и начинается интегрирование интегри1 рующим усилителем 1 постоянного сигна» ла (-) U p, а интегрирующ м усилителем 14 — входного. аналогового сигнала (-)U (аналогового предыдущим примерам),.

В момент равенства напряжений (-) U(t) = (+) Uy на входе компаратора 13 (предполагается, что за время интегрирования входные сигналы не меняются), на выходе компаратора 13 и, следовательно, на выходе формирователя импульсов

29 образуется импульс, под действием которого триггер 30 возвращается в исходное состояние, а в триггере 31 записывается 1 . В результате прекращается процесс интегрирования интегрирующими усилителями.1 и 14.

На выходе суммирующего усилителя 9 образуется уровень напряжения (-)U (см. фиг. 2д), который равен квадрату входного аналогового сигнала (-) U . устройство обладает повышенной точностью и надежностью в работе.

Это обеспечивается эа счет того, что в нем эа исходное состояние приня696444 то установление на выходах интегрирующих усилителей 1 и 14 постоянных уровней отрицательной полярности напряжений, ограниченных одним опорным напряжением (-) U .„. Такое состояние интегрирующих усилителей 1 и 14 га. Рантирует идентичность их начальных уровней выходных напряжен ий .

Кроме того, после каждого очередного решения, возвращение интегрирующих усилителей 1 и 14 в исходное состояние происходит противополярным напряжением, т. е. разряд накопительных конденсаторон интегрирующих усилителей 1 и 14 происходит не путем закорачивания указанных конденсаторов, а путем их .перезарядки протинополярным током. Нулевые значения выходных напряжений на выходах интегрирующих -усилителей 1 и 14 получается с помощью суммирующих усилителей

10 и, 9 путем подачи на их входы равных по амплитуде и противополярных напряжений Up = (— Uon = (+) U z и

РЛ (+) Vo„

Формула изобретения

Иножительно-делительное устройство, содержащее первый интегрирующий усилитель, первый вход которого подключен через первый ключ к первому информационному входу устройства, ключи и последовательно включенные компаратор и блок управления ключами, перный выход которого подсоединен к управляющему входу первого ключа, о т л и ч а ю щ е е с я тем, что, с целью повышения точности,оно содержит два суммирующих .усилителя, . второй интегрирующий усилитель, рграничитель напряжений, инвертор и последовательно включенные формирователь импульсов, аналого-импульсный преобразователь, счетчик, дешифратop к блок индикации, нход инвертора является вторым информационным входом . устройства, а его выход подключен к первому входу.компаратора, второй вход которого подсоединен к выходу первого. суммирующего усилителя, первые входы суммирующих усилителей подсоединены к выходам соответствующих интегрирующих усилителей и к двум соответствующим выходам ограничителя напряжений, а их вторые входы соединены со входом опорного напряжения устройства, второй и третий входы первого интегрирующего усилителя подключены к выходам нторого и третьего ключей, а три входа второго интегрирующего усилителя - к выходам соответственно четнертого, пятого и шестого ключей, информационные входы второго и пятого ключей подсоединены ко входу опорного напряжения устройства, информационные входы третьего и шестого ключей - к шине нулевого потенциала, а информационный вход четвертого ключа является третьим информационным входом устройства, управляющий вход четвертого ключа соединен с первым выходом блока управления ключами, второй выход которого подключен к управляющим входам второго и пятого ключей, а третий выход - к управляющим входам третьего и шестого ключей, вход формирователя импульсов соединен с третьим выходом блока управления ключами,а его ныход дополнительно подключен ко входу сброса счетчика, выход которого являет30 ся цифровым выходом устройства, свободный вход аналого-импульсного преобразователя соединен с выходом второго суммирующего усилителя, который является аналоговым выходом устройст3Я на, вход сброса счетчика и входы сброса и запуска блока управления ключами соединены с одноименными входами устройства, выход признака готовности информации которого соединен с соответствующим выходом аналого-импульс40 ного преобразователя.

Источники информации, принятые но внимание при экспертизе

1 ° Авторское свидетельство СССР

Р 376774, кл . G 06 G 7/20, 1971.

2. Кори Г., Корн Т. "Электронные аналоговые и аналого-цифроные вычислительные Машйны, Мир, N. 1967, с. 361, рис. 7.15 (прототип) .

696444

Я я 4ф

Составитель Г. Сорокин

Редактор A.ÂHíîrÐàäîâ Техред M.Êåëåìeø КорректоР Г. Решетни„

Заказ 6767/48 и (Тираж 780 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб,, д.4/5

Филиал ППП Патент, r.Óærîðîä, ул.Проектная,4