Устройство для контроля и исправления информации

Устройство для контроля и исправления информации

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

Союз Советсинк

Социалистических

Республик

696466

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву (22) Заявлено 22,08,77 (21) 2523685/18-24 с присоединением заявки № (23) Приоритет—

Опубликовано 05.11.79. Бюллетень ¹41

Дата опубликования описания 10.11.79 (51)М. Кл.

5 06 F 11/12

Н 04 I 1/10

Внуднреткенньй комитет

СССР

Вю мнем нзебретеннй н еткрытнй (53) УД К 681. 3 (088.8) К. К. Ещин, A. К. Заволокин, В. И. Заровский, В. Н. Каминский и Б. Н. Симонов (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И ИСПРАВЛЕНИЯ

И НФОРМА LIHH

Изобретение относится к области циф-. ровой вычислительной т зхники и передачи информации и может быть использовано, например, в БВМ, в которых информация передается, хранится и обрабатывается в корректирующем коде.

Известны устройства для контроля и исправления информации, представленной корректирующим кодом с кодовым расстоянием У = t + d + 1,, позволяющим ис1О правлять ошибки кратности t и обнаруживать ошибки кратности Д >+ (1).

Недостатком известного устройства является ограниченность функциональных возможностей.

15 фФ

Наиболее близким по технической сущности к предложенному — изобретению является устройство для контроля и исправления передаваемой информации (2).

Это устройство содержит блок коррекции, выходы которого соединены с выходными шинами устройства, обнаружитель ошибок кратности т-, обнаружитель ошибок кратности т, +1 и локализатор ошибок кратности т,, выходы которого соединены со входами регистра, подключенного к блоку формирования сигналов исправления ошибок.

Недостатком известного устройства является низкая надежность.

Бель изобретения — упрощение и повышение надежности устройства.

Поставленная цель достигаетси тем, что в устройство для контроля и исправления информации, введен элемент ИЛИ, входы которого соединены с выходами обнаружителей ошибок кратности т и кратности 1+ l„a выход соединен с управляющим входом блока формирования сигналов исправления ошибок, выхбды которого и входные шины устройства подключены к входам блока коррекций, выходы которого соединены со входами локализатора ошибок, обнаружителя ошибок кратности

t+ 1 и обнаружителя ошибок кратности т„выход которого подключен к управляющему входу локализатора ошибок.

696466

На чертеже представлена блок-схема устройства.

Устройство содержит блок коррекции

1, выполненный на триггерах со счетным входом 2, обнаружитель 3 ошибок кратности t и обнаружитель 4 ошибок кратности t+ 1, локализатор 5 ошибок кратности, выходы которого соединены со входами регистра 6, подключенного к блоку формирования сигналов исправления ошибок 7, управляющий вход которого подключен к выходу элемента ИЛИ,8, а выходы вместе с входными шинами устройства — к счетным входам триггера

2. Выходы блока корректора 1 соединены с выходными шинами устройства и со входами локализатора 5 и обнаружителей 3, 4. Выход обнаружителя 3 ошибок кратности подключен к управляющему входу локализатора 5 и одному входу элемента ИЛИ 8, к другому входу которого подключен выход обнаружителя

4 ошибок кратности + 1.

Устройство работает следуюшим образом.- В исходном состоянии, при отсутствии ошибок во иходной информации, регистр 6 установлен в состояние"О",и с выходов узлы формирования сигналов исправления ошибок 7 никакие сигналы не .поступают. Входные сигналы поступают на счетные входы триггеров 2 блока коррекции 1 и устанавливают их в соответствии с входной информацией. Перед каждым приемом новой информации трит гера 2 сбрасываются в состояние 0 .

На выходах обнаружителей Э, 4 локализатора 5 сигналы отсутствуют.

При появлении во входной информации одиночной ошибки, кратность которой не превышает т, формируется сигнал на

40 выходе обнаружителя 3, по которому информапия о номерах отказавших разрядов с выходов локализатора 5 передается на регистр 6. Одновременно этот сигнал через элемент ИЛИ 8 поступает на управляющий входу блока 7, на ийходах которого формируются сигналы испраиления ошибок в искаженных разрядах. Эти сигналы, поступая на счетные входы триггеров 2, инвентируют их состояние, исправляя тем самым ошибки. Исправленная информация передается на выходные шины устройства. Состояние регистра 6 сохраняется. При последующих появлениях ошибок кратности не свыше 1 действия

55 повторяются. При этом в регистре 6 каждый раз сохраняется информация об искаженных разрядах. 4

При воэникнове)п и затем в некоторый момент времени ошибки кратности + 1 сигнал на иыходе обнаружителя 3 не появляется, а формируется сигнал на выходе обнаружителя 4. По этому сигналу открывается элемент ИЛИ 8, и узел 7 производит исправление ошибок в тех разрядах, номера которых зафиксированы в регистре 6 при предыдущих обращениях. Предполагается, что всего в систе ме не более 1+ 1 отказа, причем все отказы устойчивые, и поэтому и число + 1 отказа при данном обращении обязательно войдут все зафиксированные ранее отказы. В результате такого исправления кратность ошибок на выходах триггеров 2 с щжается до величины, не превьгшающей 4, появляется сигнал на выходе обнаружителя 3 и производится еще один цикл коррекции, как было указано выше. В результате исправляются ошибки в оставшихся искаженных разрядах.

Формула изобретения

Устройство для контроля и исправления информации, с;одержащее блок коррекции, выходы которого соединены с выходными шинами устройства, обнаружитель ошибок кратности 1, обнаружитель ошибок кратности + 1 и локализатор ошибок кратности, выходы которого соединены.со входами регистра, подключенного к блоку формирования сигналов исправления ошибок, о т л и ч а ю ш, е— е с я тем, что, с целью упрощения и повышении надежности устройства, в него введен элемент ИЛИ, входы которого соединены с выходами обнаружителей ошибок кратности и кратности 1 +1,а выход соединен с управляющим входом блока формирования сигналов исправления ошибок, выходы которого и входные шины устройства подключены к входам блока коррекции, выходы которого соединены со входами локализатора ошибок, обнаружителя ошибок кратности 1+ 1 и обнаружителя ошибок кратности т,, выход которого подключен к управляющему входу локализатора ошибок.

Источники информации, принятые во внимание при экспертизе

1. Патент Великобритании

М 1319570, кл. G 4 А, 1973.

2. Авторское свидетельство СССР 5728», л. Е 08 С 25tOO, 05, 11.1975, (прототип).

696466

Составитель М. Петухов

Редактор Д. Зубов Техред М. Келемеш Корректор М. Селехман

Заказ 6768/49 Тираж 780 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-З5, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4