Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

. \. ЗЮ :

О Л К С А"И И -ЕСоюз Севетсинх

Соцналнстнческнк

Республик

ИЗОБРЕТЕНИЯ (01) Дополнительное к авт. свид-ву (22) Заявлено 150578(21) 2617021/18-24 с присоединением заявки Ио (23) Приоритет—

G 11 С 11/00

Государственный комитет

СССР но дедам изобретений н открытий (53) УДК 681. 327 . .66 (088.8) Опубликовано 051179 Бюллетень Ио 41

Дата опубликования описания 081179

К.И. Диденко, К.Г. Карнаух, А.Н. Конарев, Г.Н. Полященко и В.А. Прокопенко (72) Авторы изобретения (71) 3еяВИТЕЛЬ Специальное конструкторское бюро систем автоматического управления (54) ЗАПСМИНАЮЕЕЕ УСТРОЗСТВС

Изобретение относится к области вычислительной техники и может быть использовано в ЗУ на магнитных элементах. 5

Известно Зу с автономным контролем (11, содержащее накопитель, регистры адреса и числа, усилители считывания, схемы свертки по .модулям 2 и 3, схемы сравнения, схемы ИЛИ и схему формирования. обратного кода.

В устройстве. предусмотрена возможность обнаруженйя одиночных ошибок при считывании числа из накопителя, а также контроль исправности адресных/цепей .

Недостатками этого устройства являются.больШие аппаратурные 3атраты и .невозможность .обнаружения кратных ошибок в считан.ном из накопителя числе, что снижает его надежность.

Наиболее близким из известных по технической сущности к изобретению является ЗУ (?1, содержащее накопитель с адресными и разрядными цепями, блок местного управления, регистры кодового слова и силы корректирующего кода, триггер операции, схему равенства кодов, блоки кодирования и декодирования, схему опреде- ЗП ления кратности ошибок и блоки схем

И и ИЛИ.

За счет использования временной избыточности и корректирующих кодо переменной силы зто устройство способно обнаруживать ошибки любой кратностн, но это достигается за счет значительных аппаратурных затрат и усложнения устройства.

Целью изобретения является упрощенке устройстЬа, Поставленная цель достигается тем, что з Зу,.соодержащем накопитель на магнитных элементах, вход которогр подключен к первому выходу формирователя импульсов, выходы накопителя соединены с первыми входами первых элементов И, вторые входы которых соединены со вторым выходом .формирователя импульсов, вторые и третьи элементы И, элементы ИЛИ и регистр, .первые входы вторых элементов И соединены с выходами накопителя на магЙитных элементах, выходы первых элементов И подключены к одним из входов элементов ИЛИ, другие входы вторых элементов И соединены с третьим выходом формирователя импульсов, выходы вторых элементов И соецинены с

696543 другими входами элементов ИЛИ, выходы которых подключены к одним из входов регистра, другой вход регистра соединен с четвертым выходом формирователя импульсов, выходы регистра соединены со. входами третьих элемен- 5 тон И, выходы которых соединены со входами формиронатвля импульсов.

На чертеже дана структурная схема .предлагаемого устройства.

Устройство содержит накопитель на 10 магнитных элементах 1, первые 2, вторые 3, третьи 4 элементы И, элементы

ИЛИ 5, регистр 6 и формирователь импульсов 7.

Устройство работает следующим об- 15 разом.

При считывании информации из накопителя на элементах 1 формирователь импульсов 7 формирует импульс тока, который подается В одну из адресных шин накопителя 1, При возрастании и при убывании адресного тока на выходах накопителя 1 поянляются импульсы напряжения, полярность которых определяется записанной по выбранному ад- 25 ресу информацией. При этом полярность импульса при возрастании адресного тока. противоположна полярности импульса при убывании адресного тока на каждом из выходов накопителя 1 ° В момент возрастания адресного тока формирователь импульсов 7 формирует на первом выходе строб 1, который поступает на вторые входы элементов

И 2 и служит для выдачи информации, появившейся на выходах накопителя 1, на выходы устройства. Та же информация заносится через элементы ИЛИ 5 н регистр б, все триггеры которого перед началом цикла считывания устанавливаются в нулевое состояние импуль- 40 сом, поступающим с выхода установки в 0 формирователя импульсов 7.

В момент убывания адресного тока формирователь 7 формирует на нтором стробирующем выходе строб 2, ко- 45 торый поступает на вторые входы элементов И 3 и служит для занесения информации, появившейся на выходах накопителя 1, через вторые элементы И 3 и элементы ИЛИ 5 в регистр 6, При по- 5р явлении строба 2 информация на каждом иэ выходов накопителя 1 противоположна информации в момент появления строба 1 . Поэтому при отсутствии неисправности в устройстве по стробу 2 в регистр б заносится информация, инверсная занесенной по стробу 1 ° При этом все триггеры регистра 6 устанавливаются в единичное состояние, на выходах третьих элементов И 4 появляется сигнал, указывающий на отсутствие ошибки н считанном иэ накопителя 1 информационном слове ° При наличии неисправности адресных или разрядных цепей накопителя 1 и других цепей, а также при воздействии сигнала помехи на одном ияи нескольких выходах накопителя 1 информация остается неизменной н моменты появления строба 1 и строба 2, что приводит к занесению нуленой информации в соответствующие триггеры регистра 6, В этом случае элементы И 4 формируют на выходе сигнал ошибки, по которому производится ,повторное считывание информации из накопителя 1 по прежнему адресу. Если при заданном формирователем 2 количестве циклов считывания ошибка нв устраняется, элементы И 4 выдают на выход устройства сигнал неустранимой ошибки, Таким образом, использование пар разнополярных импульсов, наведенных

I! разрядных шинах накопителя 1 при пропускании по адресной шине импульса тока, для обнаружения ошибок любой кратности н считанном из накопителя 1 числе позволяет значительно сократить аппаратурные затраты для контроля правильности считанной из памяти информации.

Формула изобретения

Запоминающее устройство, содержащее накопитель на магнитных элементах, вход которого подключен к первому выходу формирователя импульсов, выходы накопителя соединены с первыми входами первых элементов И, вторые входы которых соединены со вторым выходом формирователя импульсов, вторые и третьи элементы И, элементы ЙЛИ и регистр, о т л и ч а ю щ в е с я тем, что, .с целью упроще ния устройства, н нем первые входы вторых элементов И соединены с выходами накопителя на магнитных элементах, выходы первых элементов И подключены к одним из входов элементов

ИЛИ, другие входы вторых элвмвнтов И соединены с третьим выходом формирователя импульсов, выходы нторых элементов И соединены с другими входами элементов ИЛИ, выходы которых подключены к одним из входов регистра, другой вход регистра соединен с четвертым выходом формирователя импульсон, выходы регистра соединены со входами третьих элементон И, выходй которых соединены со входами формирователя импульсов.

Источники информации, принятые во внимание при экспертизе

1. Авторское снидетвльство СССР

Р 467409, кл. G 11 С 29/00, 15.04.

1975.

2. Самофалов К.Г. и др. Структурно-логичвские методы повышения надежности запоминающих устройств, М., Машиностроение, 1976, с, 103, рис. 44 (прототип).

696543

Тираж б 81 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Х-35, Раушская наб, д. 4/5

Заказ 6776/53

Филиал ППП Патент, r. Ужгород, ул ° Проектная 4

Составитель A. Воронин

Редактор Л. Утехина ТехредП.длФерова Корректор Е. Папп