Устройство для формирования дополнительного кода
Иллюстрации
Показать всеРеферат
I бМйаже a РВА
Союз Советских
Социюлистмчес кйх
Республик
О П И C А Н И Е „„700861
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6! ) Дополнительное к авт. саид-ву (22) 3 а я алеко 19.06.78 (21) 2631466/18-24 с присоединением заявки ¹ (23) Приоритет— (51) Ч. Кл .
G 06 F 5/02
6Ъаудератвеииый комитет
СССР
an делам изебретеиий н открытий
Опубликовано 30.11.79. Бюллетень № 44
Дата опубликования описания 30.11.79 (53) УД 1(681.327 (088.8) (72) Авторы изобретения
M. В. Синьков, А. И. Закндальскпй и Н. Н. Можчиль
Институт электродинамики Украинской ССР (7I) Заявитель (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ
ДОПОЛНИТЕЛЬНОГО КОДА
Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах, в частности для образования дополнительного кода при последовательной обработке информации, начиная с младших разрядов.
- Известны устройства формирования дополнительного кода как при параллельном, так и при последовательном представлении информации, выполняющие операции
xi, если все xi — r = О, g(xi) =— х>, если xi — r Ф О, где r=1,2,3,..., i-1.
При невысокой разрядности при параллельном представлении информации применяются быстродействующие комбинационные устройства формирования дополнительного кода (1).
Однако с ростом разрядности такие схемы становятся черезвычайно сложными. В этом случае дополнительный код получают с помощью сумматора, прибавляя единицу к младшему разряду обратного кода.
Известно устройство образования дополнительного кода при последовательном представлении информации, состоящее из двух двухвходовых элементов ИЛИ, трех двухвходовых
5 элементов И, трех инверторов и триггера 12}.
Недостатком этого устройства является малое быстродействие, так как в случае наличия едипицы в младшем разряде сигнал, определяющий прямое нли инверсное преобразование, по. является на выходе элемента ИЛИ только после последовательного прохождения инвертора, элемента И, триггера и элемента ИЛИ.
Известно также устройство для формирования дополнительного кода (31, состоящее из комбинационного сумматора, элемента ИЛИ и элемента задержки.
Схема этого устройства для формирования дополнительного кода достаточно сложная.
Наиболее близким аналогом является устройство для формирования дополнительного кода, содержащее элемент неравноэначноати, элемент задержки и триггер, причем выход элемента неравнозначности подключен к выходу устройства, а входы — к входу устройства и вы700861
Заказ 7381/37
Подписное
11г1ИИ П И
Тираж 780
3 ходу триггера, вход которого через элемент задержки соединен с входом устройства141.
К недостатку этого устройства относится некоторая сложность его построения, Цель изобретения — упрощение устройства.
Для достижения поставленной цели в устройство для формирования дополнительного кода, содержащее элемент неравнозначности и элемент задержки, причем вхоц устройства под. ключен к первому входу элемента неравнознач; ности, выход которого соединен с,выходом. устройства, введен элемент ИЛИ, входы которого соединены с входом устройства и выходом элемента задержки, а выход — с входом элемента задержки, второй вход элемента неравнозначности подключен к выходу элемента задержки.
На чертеже изображена функциональная схема устройства для формирования дополнительного кода.
Устройство для формирования дополнительного кода содержит элемент ИЛИ 1, элемент 2 задержки на один такт, вход которого соединен с выходом элемента ИЛИ 1, и элемент 3 неравнозначности, соединенный первым входом с входом устройства, а вторым входом — с выходом элемента 2 задержки. Первый вход элемента 3 неравнозначности подключен к первому входу элемента ИЛИ 1, а второй вход — к второму входу элемента ИЛИ 1.
Работает устройство для формирования дополнительного кода следующим образом.
Как известно, дополнительный код числа может быть получен путем инвертирования разрядов с высшего до младшего, отличного от нуля, разряда.
Например, исходный код 00 1 0 1 1 0 1 0 0
1101001100
При подаче последовательного кода младшими разрядами вперед необходимо оставить неизменной группу разрядов, старший разряд в которой единица, а все последующие старшие разряды инвертировать.
Первоначально на выходе элемента 2 задержки устанавливается нуль. При этом элемент 3 не равноэн птости повторяет на выходе сигналы, поступающие на вход устройства. Появление первой единицы на входе устройства и на первом входе элемента ИЛИ 1 также приводит к появлению ециницы на выходе элемента неравнозначности, а спустя такт — к единице на выходе weмента задержки, которая поступает на вторые входы элемента ИЛИ и элемента неравнозначности. Благодаря наличию связи с выхода элемента задержки на второй вход элемента ИЛИ про1О исходит запоминание единицы, подача которой на второй вход элемента неравнозначности вызывает инвертирование последующих старших разрядов входного кода.
Таким образом, устройство обеспечивает фор15 мирование дополнительного кода.
Введение в данное устройство элемента ИЛИ с соответствующими связями позволяет за счет исключения из состава оборудования триггера несколько упростить устройство.
Формула изобретения
Устройство для формирования дополнительного кода, содержащее элемент неравнозначнос25 ти и элемент задержки, причем вход устройства подключен к первому входу элемента неравнозначности, выход которого соединен с выходом устройства, о т л и ч а ю щ е е с я тем, что, 30 с целью упрощения устройства, оно содержит элемент ИЛИ, входы которого соединены с входом устройства и выходом элемента задержки, а выход — с входом элемента задержки, второй вход элемента неравнозначности подключен к
35 выходу элемента задержки.
Источники информации, принятые во внимание при экспертизе
1. Самофалов К. Г. и др. Электронные цифровые вычислительные машины. Киев, "Вища
40 школа", 1976, с. 158.
2. Патент Японии Р 48 — 18667, кл. 97 (7) Е301 1973
3. Авторское свидетельство СССР N 413480, кл. G 06 F 7/38, 1972.
45 4, Папернов А. А. Логические основы цифровых машин и программирования. М., "Наука", 1968, с, 122 — 124, рис. 7 — 10 (прототип).
Филиал ППП "Па1ент", г. Ужгород, ул. Проектная, 4