Многофункциональный модуль
Патент 700864
Авторы
Классы МПК
Многофункциональный модуль
Иллюстрации
Реферат
О Il N C A Н N K <» 700864
ИЗОБРЕТЕНИЯ
Союз Советских
Сощналнстниесинх
Республик (61) Дополнительное к авт. синд-ву— (5))М. Кл. (22) Заявлено 26.06.78 (21) 2633733/18-24
6 06 F 7/00 с присоединением заявки М— (23) Приоритет
Гооударстоеииый комитет
СССР до делам изобретеиий и открытий
Опубликовано 30.11.79. Бюллетень М 44 (531УДК 681.327, (088;8) Дата опубликования описания 30.11.79 (72) Авторы изобретения
В. Д. Козюминский и В. А. Мищенко (71) Заявитель (54) МНОГОФУНКЦИОНАЛЬНЫЙ МОДУЛЬ
Предлагаемое устройство относится к вычислительной технике и радиоэлектронике.
Известен многофункциональный модуль, содержащтп1 элементы И 11).
Недостаток его заключается в невозможности реализации арифметических операций.
- Наиболее близок к изобретению многофункциональный модуль, содержащий элементы И, ИЛИ, первый элемент равнознап1ости, входь1 которого являются входами модуля (2). Кро1О ме того, выход элемента равнозначности соединен с первым входом элемента И.
Недостатком его является низкая надежность.
Цель изобретения — повышение надежности
15 путем уменьшения числа внешних выводов.
Цель достигается тем, что модуль содержит второй, третий, четвертый и пятый элементы равнозначности; два элемента неравнозначности, причем выходы второго и третьего элементов равнозначности и выход первого элемента неравнозначности являются выходами модуля. Первые входы третьего элемента равнозначности и первого элемента неравнозначности соединены между собой и с первым входом второго элемента неравнозначности и являются входом модуля, а второй вход первого элемента неравнозначности соединен с выходом первого элемента И. Первый вход первого элемента И подключен к выходу четвертого и второму входу третьего элементов равнозначности, а второй вход — к выходу второго элемента неравнозначности, второй вход которого соединен с выходом пятого и первым входом четвертого элементов равнозначности, а также с первым входом второго элемента И, Второи вход второго элемента И подключен к выходу первого и второму входу четвертого элементов равнозначности, а выход — к первому входу второго элемента равнозначности, второй вход которого, так же как и входы пятого элемента равнозначности, являются входами модуля.
Схема модуля представлена на чертеже.
Она содержит элементы 1 — 5 равнозначности, элементы 6 и 7 неравнозначности, элементы
И 8, 9, входы 10 — 15, выходы 16, 17, 18.
Модуль работает следующим образом, 700864 4
Следовательно, на логическом выходе 16 модуля при управляющих сигналах "0" и "1" реализуются восемь логических функций двух входных переменных Х и У, а на выходах 17
5 и 18 — сигналы суммы и переноса. При подаче на управляющие входы сигналов Х и Y модуль на выходе 16 реализует остальные восемь функций двух переменных, в этом случае на выхо.дах 17 и 18 так же реализуются некоторые ло.1о гические функции переменных Х, Y u Z.
У предлагаемого устройства на 11 выводов меньше, чем у известного. При этом оно имеет меньшую сложность, определяемую по суммар. ному числу входов логических элементов, вхоts дящих в устройство. Это упрощает изготовление устройства и повышает надежность схемы.
X+Y Р (перенос)
X + Y Р
0 0 0 ХчУ
ХЧУ
ХЧУ
0 . 1
X+Y P
0 0
1 0
ХЧУ
Х Y
X+Y P
X+Y P
0 1
1 1
0 1
1 1
1 1
0 1
Y 1
X+Y Р
Х,+Y Р
Х Y
Х ° Y
1
Х
Х
X+Y
УЕЧ YZ
У2Ч YZ
XZv Х2
Х У
YvZ
YvZ
XvZ
XVZ
Х
XZvXZ
Y 1
Z, 1
Х
Х Y
1 1 о
0 Z
ХУЧХУ Х+ У
XyvXY Х+ Y
На информационные входы 10 и 11 модуля подаются разряды Х и У двоичных чисел, с вы ходов элементов 1 и 2, в зависимости от значе. ния управляющих сигналов 0 и 0 на входах
13 и 14 модуля, снимаются прямые или инверсные значения входных кодов. Элементы 4 и 8 реализуют в зависимости от значения управляющего сигнала 03 на входе 15 модуля логическое произведение или логическую сумму от выходных сигналов элементов 1 и 2, а получаемый сигнал "0" снимается с выхода 16 модуля, Элементы 3 и 5 реализуют на выходе 17 модуля сигнал "0", являющийся сигналом суммы кодов чисел Х и Y с учетом сигнала переноса, подаваемого на вход 12 модуля. Логические элементы
6, 7 и 9 реализуют на выходе 18 модуля сигнал
"0" переноса в следующий разряд.
Таким образом, в зависимости от значения сигналов 0, U и U3 на управляющих входах
13, 14 и 15 модуля, на выходе 16 реализуется логическое произведение или логическая сумм над прямыми или инверсными кодами двоичных чисел Х и У. Одновременно на выходе 17 и выходе 18 модуля реализуются сигналы суммы и переноса над прямыми или инверсными кодами входных чисел, что определяется управляющими сигналами 0 и 0, которые могут принимать. значения "0" или "1". Если же на управляющие входы 13, 14 и 15 в качестве управляющих сигналов подать информационные сигналы Х и Y то модуль дополнительно реали зует на выходах 16, 17 и 18 ряд логических функций. Полные функциональные возможности модуля приведены в таблице. а
Формула изобретения
Многофункциональный модуль, содержащий элементы И, первый элемент равнозначности, входы которого являются входами, модуля, отличающийся тем, что, с целью повышения надежности путем уменьшения числа внешних выводов, он содержит второй, третий, четвертый и пятый элементы равнозначности, два элемента неравнозначности, причем выходы второго и третьего элементов равнозначности и выход первого элемента неравнозначности являются выходами модуля, первые входы третьего элемента равнозначности и первого элемента неравнозначности соединены между собой и с первым входом второго элемента неравнознач35 ности и являются входом модуля, а второй вход первого элемента неравнозначности соединен с выходом первого элемента И, первый вход которого соединен с выходом четвертого и вторым входом третьего элементов равнозначности, 4О а второй вход подключен к выходу второго элемента неравнозначности, второй вход которого соединен с выходом пятого и первым входом четвертого элементов равнозначности, а также с первым входом второго элемента И, второй вход которого соединен с выходом первого и вторым входом четвертого элементов равнозначности, а выход подключен к первому входу второго элемента равнозначности, второй вход которого, также как и входы пятого элемента равнозначности, являются входами модуля.
Источники информации, принятые во внимание при экспертизе
1. Авторское свидетельство СССР И 275524, кл. G 06 F 7/00, 1969.
2. Патент ФРГ У 1774301, кл. G 06 Е 7/50, 1967, 700864
Составитель Е. Пупырев
Техред И.Асталош КоРРектоР E. Папп
Редактор И. Грузова
Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4
Заказ 7381/37 Тираж 780 Подписное
ЦНИИПИ Государственного комитета СССР . по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5