Постоянное запоминающее устройство

Постоянное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

ОП ИС

ИЗОБРЕТЕН Ия

A tl-if t

Союз Советских

Социалистических

Республик 702410

+ л

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свнд-ву— (22) Заявлено 10.05.77 (21) 2483120/18-24 (51)M. Кл.

G 11 С 17/00 с присоединением заявки М

Гасударственный комитет

СССР ао денем изобретений н открытий (23) Приоритет

Опубликовано 05.12.79- Бюллетень М 45 (53) УДК 681.327..6(088. 8) Дата опубликования описания 08.12.79

А. Д. Доля и В. B. Никифоров (72 } Авторы изобретения (7I) Заявитель (54) ПОСТОЯННОЕ ЗАПОМИНА ЮЩЕЕ

УСТРОЙСТВО

Изобретение относится к области вычислительной техники.

Известны постоянные запоминающие устройства (ПЗУ) с коррекцией ошибок (11, f2).

Одно из известных ЗУ с блокировкой неисправных запоминающих элементов (11 содержит регистр ацреса, соединенный со входом дешифратора, выход которого соединен с накопителем, выход которого поцключен к блоку контроля на четкость.

Недостатками устройства является. избыточность оборудования и возмож+ ность исправления только одиночных ошибок.

Наиболее близким техническим решением к изобретению является ЗУ с блокировкой неисправных элементов, содер жащее регистр адреса, вход которого соединен с входными адресными шинами устройства, а выход - со входом дешифратора адреса, первые выходы которого соединены со входами накопителя, ре» гистр считываемой информации, вход которого соецинен с выходами накопителя и коммутатора неисправных разрядов, а выход — с выходными информационными шинам устройства, и блок хранения ко5 цов неисправных разрядов.

Недостатком устройства является избыточность оборудования из- за наличия блока хранения. кодов неисправных разрядов (дополнительного накопителя).

f0 . Бепью изобретения является повышение надежности путем сокращения количества оборудования.

Поставленная цель достигается тем, что в предложенном ПЗУ другие выходы дешифратора соединены с соответствующими входами коммутатора неисправных разрядов накопителя;

На чертеже представлена структурная схема ПЗУ с коррекцией ошибок.

Устройство содержит регистр адреса

1, дешифратор 2, накопитель 3, регистр числа 4 и коммутатор 5 неисправных разрядов накопителя.

3 Накопитель 3 через дешифратор 2 соединен с регистром адреса 1. Выходы накопителя 3 подключены ко входам регистра числа 4. Входы коммутатора 5 соединены с соответствующими выходами дешифратора 2, а выходы подключены ко входам регистра числа 4. Адрес ячейки накопителя поступает на регистр адреса по адресным входным шинам 6 ПЗУ. Информация с регистра числа 4 выдается 10 на информационные выходные шины 7

ПЗУ.

Устройство работает следующим образом.

По шине 6 поступает ацрес ячейки 15 памяти накопителя на регистр адреса - 1, дешифратор 2 расшифровывает этот адрес и при поступлении с цешифратора сигналов на входы накопителя 3 из накопителя считывается соответствующая информация и поступает на регистр числа 4 и далее на выходные шины 7 ПЗУ.

Если при профилактическом контроле или в процессе работы обнаружена неисправность (отказ) разряда (разрядов) определенной ячейки устройства, при ремонте вход коммутатора 5 подключается к выходу дешифратора 2, соответствующему неисправному адресу, а выходко входу установки в О или в "1 " соответствующего разряда регистра числа

4 в зависимости от типа неисправности (считывание 0" вместо "1" или 1 вместо, О ) .

При обращении к неисправному ацресу считывается информация из этой ячей- ки. При этом неисправные разряды корректируются за счет подачи сигнала с выхоца коьйлутатора 5 на соответствую40 щий вход регистра числа 4.

Предлагаемое устройство позволяет корректировать одиночные и многократ10 4 ные ошибки как при изготовлении устрой1 ства, так и при отказах в процессе эксплуатации.

Экономический эффект достигается за счет того, что в устройстве исключен блок хранения кода неисправного разряда, а коммутатор неисправного разряда представляет собой совокупность выходных контактов цешифратора и входных контакroB регистра числа, которые коммутиру--, ются между собой в процессе ремонта . устройства.

Таким образом, прецложенное решение позволяет сократить объем оборудования и, следовательно, повысить надежность устройства.

Формула изобретения

Постоянное запоминающее устройство, содержащее регистр адреса, выходы которого соединены со входами дешифратора, одни выходы которого соединены с соответствующими входами накопителя, коммутатор неисправных разрядов накопителя, кажцый выход которого соединен с соответствующим входом регистра числа и выходом накопителя, о т личающееся тем,что,сцелью повышения надежности путем сокращения количества оборудования, другие выходы дешифратора соединены е соответствующими входами коммутатора неисправных разрядов накопителя.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

N 370650, кл. 9 11 С 11/00, 1973.

2. Авторское свидетельство СССР

Мо491 1 58, кл. З l l С 1 7/00; 1975 (прототип) .

ЦНИИПИ Заказ 7599/48

Тираж 681 Подписное

Фил иал ППП «Патент», r. Ужгород, ул.Проектная,4