Микропрограммное устройство управления

Микропрограммное устройство управления

Иллюстрации

Показать все

Реферат

 

:, Л. ° з,0;коток". тм (. p г

Союз Советскнх

Социалистических

Республик

»»7О3811 (61) Дополнительное к авт. санд-ву (22) Заявлено 04.04.77 (21) 2472560/18 24 с присоединением заявки М— (23) ПриоритетОпубликовано 15.12. 79,Бюллетень М 46 (51) М. Кл.

G 06 Р 9/16

Гееударстввллм5 квинтет

СССР аа делам нэебретвннх н еткрмтнй (53) УДК 681, 325 (088,8) Дата опубликования Ьпнсания 20.12. 79

И. П. Барбаш, В, М, Березинец, Г. Н. Тимонькин и С. Н. Ткаченко (?2) Авторы изобретения (?1) Заявитель (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

Изобретение относится к области вычислительной техники и может быть исI пользовано при построении цифровых вычислительных машин.

Известно микропрограммное устрой ст5 во управления, содержащее два блока памяти, регистры, триггеры, элементы И, блоки проверки условий fl) . Недостатками этого устройства являются низкие экономичность и эксплуатационные качества, обусловленные большой разрядностью блоков памяти. ,Наиболее близким к изобретению тех ническим решением является микропрограмМное устройство управления, содержащее первую группу алементов И, выходы котопых соединены с первыми входами буферного регистра, выходом соединенно. го с первыми входами алементов И второй группы, выходы которых соединены с щ первыми входами регистра адреса. Причем выход регистра адреса подключен к первому входу первого д ишфратора, выходом соединенного с адр ».ным входом первого блока памяти, первый выход которого соединен с вторым входом .буферного регистра, второй выход - с первым входом счетчика микрокоманд, вттходы счетчика микрокоманд через первый элемент И соединены с первым входом второго элемента

И, выходом соединенного с вторыми входами элементов И второй группы, третий выход первого блока памяти подключен к первому входу счетчика адреса, выход которого через второй дешифратор соединен с входом второго блока памяти, первый выход последнего является выходом устройства, а второй выход соединен с вторым входом счетчика микрокоманд и вторым входом счетчика адреса, вход уста- новки нуля которого соединен с вторым входом первого дещифратора, входом установки нуля буферного регистра и выходом третьего элемента И. При атом первый вход третьего элемента И соединен с выходом первого элемента И и через элемент НЕ с первым входом четвертого элемента И, второй вход второго алгмен3 7038 та И соединен через элемент задержки с вторым входом третьего элемента И и выходом второго элемента задержки, вход которого подключен к выходу генератора тактовых импульсов и второму входу четвертого элемента И, выходом соединенного с вторым входом второго дешифратора, четвертый выход первого блоха памяти соединен с входом установки нуля регистра адреса, второй вход котороГо является 0 входом кода дпераций устройства, первые входы элементов И первой группы являются входами логических условий устрой ства (2) .

Недостатком этого устройства являет ся низкая экономичность, обусловленная значительной разрядностью слов второго блока памяти, в котором хранятся операционные части микрокоманд.

Разрядность второго блока памяти И определяется следующим -выражением:

И2 Ylç+ilх+ 1 где и, - разрядность поля операпионъ.

25 ной части, задающего сигналы микроопераций управления; — разрядность поля операпион1( ной части, задающего коды проверяемых логических усло30 вий.

Задание и слове второго блока памяти кода логических условий приводит к снижению .гибкости микропрограммирования и ограничению мощности микрокоманд, определяемой количеством микроопераций уп35 равления, задаваемых в одной микрокоманде.

Кроме-. того, модификация алгоритмов . . работы устройства (микропрограмм) может потребовать, чтобы при данном наборе микроопераций управления проверялись другие логические усповияг1 P этом случае в данном устройстве кроме смены первого блока памяти задающего адреса требуется замена и второго (операционного) блока памяти. Это снижает гибкость устройства, приспособленность к модернизации, ухудшая тем самым его эксплуатационные качества.

Целью изобретения является повышение гибкости и уменьшение аппаратурных затрат.

Поставленная цель достигается тем, что устройство дополнительно oo Hop > 55 дешифратор логических условий и регистр лоГических условий, вход установки в йуль которого соединен с выходом третьего элемента И, информационный вход — с

11 4 выходом дешифратора логических условий, при этом входы последнего соединены с вторым и третьим выходами первого блока памяти, выходы регистра логических условий соединены с вторыми входами элементов И первой группы.

На чертеже представлена блок-схема устройства, которое содержит дешифра тор 1 логических условий; регистр .2 логических условий, первую группу элементов И 3, буферный регистр 4, вторую группу элементов И 5, регистр 6 адреса, дешифратор 7, блок памяти 8, счетчик:

9 микрокоманд, элементы 10-13, генератор 14 тактовых импульсов, элементы задержки 15 и 16, элемент HE 17, счетS чик 18 адреса, дешифратор 19, блок памяти 20.

Сущность изобретения состоит в осуществлении идентификации проверяемых логических условий по адресу первой микрокоманды и количеству микрокоманд и текущей последовательности. Знание этих двух признаков позволяет однозначно onределить условия, которые должны проверяться при реализации данной последовательности микрокоманд, Соединение второго и третьего выходов блока памяти с входами дешифратора поГических условий позволяет сформировать признак логических условий на основании анализа сочетания кодов адреса первой микрокоманды и количества микрокоманд в последовательности. Соединение выходов дешифратора с входами регистра логических условий предназначено дпя передачи признака логических условий на регистр логических условий. Регистр логических условий запоминает укаэанный признак на время реализации данной последовательности микрокоманд и передает его для анализа выполнения на входы элементов И первой группы.

Соединение входа установки нуля регистра логических условий с выхода третьего элемента И предназначено для установки в нуль регистра логических условий- перед считыванием новой микрокоманды из первого блока памяти. В первом блоке памяти устройства запоминается адрес операционной части первой микрокоманды текущей последовательнос ти, косвенный адрес первой микрокоманды следу-— ющей последовательности и количество микрокоманд в текущей последоватепьности. Один разряд микрокоманды из блока памяти по четвертому выходу осуществляет сброс регистра адреса.

3811!

15

25

При показании счетчика микрокоманд, равном нулю, следующий импульс генеpampa 14 через элемент задержки 1 5 и, 30 элемент И 12 устанавливает в нуль счевчик 18 адреса, регистр 2 логических условий и буферный регистр 4 и осуществляет пуск дешифратора 7. При этом считывается микрокоманда из блока 8 и работа

35 устройства осуществляется аналогично описанному выше.

Для проведения условных переходов на входы группы элементов И 3 подключены

40 выходы регистра, логических условий, сит калы с выходов котороГо опрашивают соответствующие логические условия, поступающие в процессе функционирования устройства на входы 21 элемента И первой.

45 группы. Сигналы с выходов элементов И первой группы изменяют адрес на буферном регистре 4.

Использование новых элементов - дешифратора и регистра логических условий 50 позволяет уменьшить аппвратурные затраты на устройство,, что обусловлено снижением разрядности блока памяти операционных MHKpoKQMaHg y ,Разрядность второго блока памяти п

55 .определяется следующим выражением: .!l2-И„+ 1

5 70

Во втором блоке памяти записаны операционные части микрокомвнд, которые могут выбираться в любой последователь- ности и выполняются подряд в количестве, задаваемом микрокомандой иэ первого блока памяти. Один разряд иэ второго блока памяти осуществляет прибавление единицы к содержимому счетчика адреса второго блока памяти и вычитание иэ счетчика микрокомвнд.

Введение регистра и дешифратора логических условий,,а также указанных связей позволяет сократить разрядность мнкрокоманды, повысить такие эксплуата ционные качества микропрограммного устройства управления, как гибкость и приспособленность к модерниэации.

Устройство работает следуюшим образом.

В исходном состоянии все элементы памяти находятся в нулевом состоянии.

Код операции поступает на второй вход регистра 6 адреса и задает адрес соответствующей ячейки в блоке памяти 8.

Генератор 14 через элемент задержки

15 и элемент И 12 при разрешении с элемента И 10 (при показании счетчика

9 микрокоманд, равном нулю) производит установку в нуль счетчика 18 адреса, буферного регистра 4, регистра 2 логических условий и, кроме того, производит пуск дешифратора 7. Тем самым считывается соответствующее слово из блока

8. С первого выхода блока 8 в буферный регистр записывается косвенный адрес первой микрокоманды следующей последовательности. С второго выхода блока 8 в счетчик 9 микрокоманд записывается код количества микрокоманд в текушей после.довательности. С третьего выхода блока

8 в счетчик 18 адреса записывается адрес первой микрокоманды текущей последовательности. Одновременно сигналы с второго и третьего выходов блока 8 пос тупают на входы дешифратора 1, который формирует признак логических условий, проверяемых при реализации данной последовательности микрокоманд„и записывеет его в регистр 2 логических условий.

Сигнал с четвертого выхода блока 8 устанавливает регистр 6 адреса в нуль.

После считывания из блока 8 импульс генератора 14 через элементы задержки

1 5 и 16, элемент И 11 и вторую группу элементов И 5 передает адрес из буферного регистра 4 на регистр адреса.

Поскольку после считывании иэ блока

8 и записи в счетчик 9 микпокоманд ко- да количества микрокоманд показание счетчика 9 уже не равно нулю, то выход ным сигналом элемента И 10 через эле- мент НЕ 17 открывается элемент И 13.

Следующий импульс генератора 14 asпускает дешифратор 19 и в соответствии с адресом на счетчике 18 из блока памяти 20 считывается первая микрокбманда. С первого выхода блока 20 считыввются си гнвлы микроопераций управления, а с второго выхода - единичный сигнал. Этим сигналом осуществляется увеличение (уменьшение) на единицу содержимого счетчика 18 адреса (счетчика

9 микрокоманд). Если при этом показания счетчика микрокоманд отличны от нуля, то следующий импульс генератора

14 снова запускает через элемент И 13 дешифратор 19 и аналогично считывается микрокоманда иэ блока 20. Если же показания счетчика микрокоманд равны нулю, то. импульс генератора 14 через элементы Й держки 15 и 16 передает адрес иэ буферного регистра 4 через группу элементов И 5 в регистр 6 адреса. Тем самым подготавливается считывание из.блокв 8.

В устройстве все разряды слова, кроме одного, могут быть использованы в

7 -" " - 7()3R ) 1 качестве управляющих, что способствует повышению гибкости микропрограммированйя и мощности операционных микрокоманд.

Кроме того, устройство имеет более высокие эксплуатацйонные характеристики за счет лучшей приспособленности к модернизации и большей гибкости.

Формула изобретения.

Микропрограммное устройство управ ления, содержащее первую группу эле- ментов И, выходы которых соединены с первыми входами буферного регйстра, выходом соединенноМ "с первйми входами элементов И второй группы, выходы которых соединены с первыми входами регистра адреса, причем выход регистра-адреса подключен к первому вхоДу-"первого дешифратора, вйходом сбедййенногд с адресным входом первого блока памяти, первый выход которого соединен с вторым входом буферного: регистра, .второй ййход=" с -первым входом счеч чйка йикрокоманд, выходы которого через первый элемент И соединены с первым входом второго элемента И, выходом соедшенного с вторыми входами элементов И второй группы, третий выход первого блока памяти подключен к первому входу счетчика адреса, выход которого через второй дешифратор соединен с входом второго блока памяти, первый выход которого является выходом устройства, а второй выход оедийен" с "вторым входом счетчика микрокоманд и вторым входом счетчика ад- реСа, вход установки нуля -которого соединен с вторым входом первого дешифра- тора, входом установки нуля буферного

pepucrpa и выходом. третьего элемента И, первый вход которого подключен к выходу первого элемента И и через элемент

5 НЕ к первому входу четвертого элемента И, при этом второй вход второго элемента И соединен через элемент задерж ки с вторым входом третьего элемента И и выходом второго элемента задержки, вход которого подключен к выходу генератора тактовых импульсов и второму вхо ду четвертого элемента И, выходом сое"-диненного с втбрь1м входом второго дешифратора, четвертый выход первого блэка -памяти соединен с входом установки нуля регистра адреса, второй вход которого является входом кода операций устройства, первые входы элементов И первой группы . являются входами логических

2р условий устройства, о т л и ч а ю щ ее с я тем, что, с целью повышения гиб кости и уменьшения аппаратурных затрат, оНо дополнительно содержит дешифратор логических условий и регистр логических условий, вход установки в нуль которого соединен с выходом третьего элемента

И, информационный вход - с выходом дешифратора лбгических условий, входы которого соедйнены с вторым и третьим выходами первого блока памяти, при этом выходы регистра логических условий соединены с втбрыми входами элементов И первой группы.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство ССС Р № 437072, кл. G 06 Р 9/12, 1974. . 2. Авторское свидетельство СССР

4р ¹ 482 744, кл. G 06 Р 9/16, 1975 (про тотип).

70381 l

Составитель В. Евстигнеев

Редактор Т, Юрчикова Теуред Л. Алферова Корректор Ю. Макаренко

Заказ 7814/42 Тираж 780 Подписное

ЦИИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб„д. 4/5

Ъ» ° ° . ° .

Филиал ППП Патент", г, Ужгород, ул. Проектная,