Специализированный процессор

Специализированный процессор

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик (1.703821 г

t:

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. санд-ву(22)Заявлено28.06 76 (21) 2378263/18 24 с присоединением заявки Р1в (23) ПриоритетОпубликовано 15.12.79. Бюллетень М 46

Дата опубликования описання20.12. 79 (51)М. Кл.

G 06 Р 15/00, Гааударатевнньй каматет

СССР

No делан изобретений и атерытнй (53) УДК 681 14 (088.8 ) (72) Авторы изобретения

Н. С, Востриков, P. Д, Волошина и Ю. Г. Гулида (71) Заявитель (54) СПНЯИАЛИЗИРОВАННЫЙ HPOUECCOP

Изобретение относится к области вычислительной техники, Процессор, в част-: ности, может быть использован для расчета в реальном" масштабе времени спектральных компонентов сложного многочас- . тотного колебания, как цифровой програмS мируемый фильтр, для вычисления корре- ляционных функций и моделирования, объектов.

Известна специализированная вычисли10 тельная машина, содержащая устройство управления, оперативное запоминающее устройство, центральный процессор, процессор массива (1) .

Недостатками известной машины sans15 ются наличие большого объема оборудования, недостаточйое быстродействие и надежностьь.

Наиболее близким к изобретению по технической сущности является специализированйый процессор, содержащий уст ройство ввода, управляющий вход которого соединен с первым выходом устройст ва упрвтения,. информационные входы являются входами процессора, а выход сбединен с информационным входом оперативнот о запоминающего устройства, при- чем второй и третий выходы устройства управления соединены соответственно с . управляющими входами оперативного заломинающего устройства и устройства адресации, первый и второй выходы которсм го соединены соответственно с адресными) входами оперативного запоминающего устройства и постоянного запоминающего устройства, а также вычислительное устройство быстрого преобразования Фурье, вход-выход которого соединен с входомвыходом оперативного запоминающего устройства, а первый вход - с выходом постоянного запоминающего устройства, и устройство вывода, первый выход которого является выходом процессора, а второй выход соединен с входом устройства управления f2) .

Недостатками такого процессора являются большой объем оборудования и низ Кое быстродействие. 7038

11елью изобретения является повьпнение .быстродействия и сокращение оборудования.

Поставленная цель достигается тем, что процессор дополнительно содержит запоминающее устройство характеристик, устройство извлечения корня, устройство вычисления фазы, блок усреднения и блок памяти. Причем адресный, и управляющий входы и выход запоминающего устройства 0 характеристик соединены соответственно с выходами устройства адресации и устройства управлении и вторым входом вычис- лительного устройства быстрого преобра зования Фурье, первый выход которого через устройство вычисления фазы соеди- нен с первым входом устройства вывода, а второй выход через устройство извлечения корня соединен с первым входом блока усреднения, выходом подключенного к

30 входу блока памяти, выход которого соединен с вторыми входами устройства вывода и блока усреднения.

На чертеже представлена блок-.схема

25 процессора, который содержит устройство, 1 ввода, оперативное запоминающее устройство (ОЗУ)2, устройство 3 управления, устройство 4 адресации, вычислительное устройство 5 быстрого преобразования

Фурье, постоянное запоминающее устройство (ПЗУ) 6, запоминающее устройство (ЗУ) 7 характеристик, устройство 8 извлечения корня, устройство 9 вычисления фазы, блок 10 усреднения, блок ll памяти, устройство 12 вывода.

ОЗУ 2 состоит из трех блоков памяти 1 3, 14 и -15. Устройство управления 3 построено по микропрограммному принципу и для увеличения быстродействия все микропрограммы реализованы аппаратным . MeTolloM, при этом последовательность микропрограмм может задаваться различной. ЗУ 7 хранит частотную характеристику реализуемого фильтра либо результатй прямого БПФ при вычислении корреляционных функций, либо характеристики объектов моделирования.

Процессор работает следующим абра. зом.

При определении спектра мощности исследуемого сигнала в заданной полосе частот сигнал подается на вход устройства 1 ввода, где он квантуется по уров ню и частоте, после чего выборки дискретного сигнала умножаются на весовук функцию и заносятся в ОЗУ 2, причем каждый из блоков 13, 14, 15 позволяет одновременное считывание двух операн21 4 дов при выполнении БПФ (многоканального буферного преобразования Фурье).

Первоначально заполняется блок 13, адреса записи которого формирует устройство 4, При заполнении блока 13 устройство 3 формирует сигнал конец занесения" и все последующие выборки заносятся в блок 14. Одновременно устройство 3 вырабатывает сигнал начала

1микропрограммы прямого БПФ, в резуль-, тате чего устройство 4 формирует адреса для считыванйя операндов из блока

13, адреса значений тригонометрических функций в ПЗУ 6 и адреса записи результатов вычислений в блок .15 согласно алгоритму прямого БПФ.

Операнды, считанные из устройства 3 и ПЗУ 6, поступают в вычислительное устройство 5, которое согласно алгоритму прямого БПФ выполняет над ними следующие операции

А„.„„(к1 =А„. Ы д - (Р- и;

A (j ) = A (м-A . () iÿ, где A (с индексом) — комплексные числа

Ы-комплексный весовой коэффициент.

Результаты указанных вычислений Веремножаются на операнды, определяющие частотную характеристику фильтра и хранящиеся в ЗУ 7 по алгоритму

N-4 .и А„. (1) Гн„Е1 где А (5) — комплексные коэффициенты

Фурье;

Н„ ($) — значения операндов частотной характеристики фильтра. По окончании микропрограммы свертки устройство 3 формирует микропрограмму обратного БПФ, при этом процессор работает как при прямом БПФ; Результат вычислений обратного БПФ представляет собой сигнал в заданной полосе частот, спектр мощности которого необходимо определить.

Окончив программу фильтрации, устройство 3 вырабатывает сигналы для определения спектра, под воздействием которых процессор выполняет микропрограмму прямого БПФ. Затем устройство 3 вырабатывает микропрограмму определе ния амплитудных составляющих комплекс-. ного спектра по следующей формуле

В„.= R

age Q pi 3 Д - реальная и мнимау

9 1 h составляющие комплексного cлектра;

В„

30

35 — квадрат амплитуды спектра.

После этого устройство формирует микропрог рамму накЬпления, и результат вычислений через устройство 8 извлечения корня и блок 10 усреднения поступают в блок памяти 11, в каждой ячейке которого фиксируется результат вычислений по алгоритму В„- (>), 1=1 1 где )егп — число накоплений;

Я (j)- квадрат амплитуды опре

3 деленных частот спектра мощности, По окончании указанных вычислений оказывается, что блок 1 4 заполнен выборками входного сигнала, поэтому устройство 3 вырабатывает сигнал "конец занесения в блок 14 и все последующие выборки заносятся в блок 13.

По получении заданного числа накоплений устройство 3 вырабатывает сигнал конец накопления" и формирует микропрограмму усреднения по алгоритму

М вЂ” „„ В„.(j)„

1=1 де Vn — число йакоплений;

Я В Ц) — суммарное значение ам

i=1 .

1 ппитуд результатов накопления.

Закончив усреднение, устройство 3 подает команду на вывод информации.

В режиме фильтрации сигналов процессор выполняет следующие операции в дополнение к вышеуказанным.

По окончании обратного БПФ устройство 3 вырабатывает микропрограмму, по которой в устройстве 5 производятся следующие вычисления:

2 я

Ь„- (+gA„)++ (l A ..1 ° \)) е" где р ) 1 ) щ 1 — действительная и мнимая составля; юшие выходного сигнала;

 — квадрат амплиту2

1 ды выходного сигнала;

C — аргумент для вычи1 слепня фазы выходного сигнала.

Результаты вычислений подаются в устройства 8 и 9, где соответственно вычисляются амплитуда и фаза выходного

3821

6 сигнала. После операций накопления и усреднения подается команда на вывод от/ фильтрованной информации.

В режиме вычисления корреляционных

5 функций исследуемые сигналы подаются: на соответствующие входы устройства 1 ввода, которое после квантования и ум1 ножения на взвешиваюЩло функцию объе-, диняет gaa входных сигнала в один комплексный по алгоритму (К > (> +) (

Х(К,g(g)- исследуемые сигналы.

Объединенный комплексный сигнал заносится в блок 13 и после накопления

К выборок начинает заполняться блок

20 14

После обработки указанных выборок по алгоритму прямого БПФ производится полное упорядочивание массива данных.

По окончании вычислений устройство 3 формирует микропрограмму "разделение процессов" и процессор работает по алгоритму кЮ=»п(» с (j)+Rec п-)))+ . е,ф„с,ц)-х„c,(»-j)j; с,ц)=к $i c q) I с. 0 - 1+ —. т р с,щ-р q c,(;ф где С Ц), С Ц) — разделенные выборки

40: входных сигналов после прямого БПФ;

С ()), С (й-g) — объединенные выборки сигналов после прямого БПФ с адресами и N"j.

В процессе разделения сигналов выборки С3 (.), заносимые в. ЗУ 7, упорядочиваются по алгоритму

С„()- С.,(), - i jj.e C> - преобразование выбор-. ки; к+1) а (j) — поркпок аамепм апресов, . После разделения сигналов устройство

55 3 формирует управляющие сигналы, по которым определяется взаимный спектр сигналов по алгоритму, c„„4j)=»c(»aj)+I cÄej).

7038,2 1

7 т„„с„(Я+1 (с„<)) „с,, р

-1щ ()1 e+>

/ Ъ где- - — - — взаимный спектр, Ф 5 — спектры процессов

У XH) и Y(4 ), — адрес коэффициентов.

Выборки спектра С g у дополняются, Г ,н)щями до N значений и обрабатывают- >р ся rio алгоритму обратного БПФ.

В результате вычисления обратного

БПф накапливаются выборки корреляционной функции в комплексной форме.

Вычисление амплитуды и фазы корре- .15 ляционной функции производится так же, как и при фильтрации, однако при этом выполняются микропрограммы накопления и усреднения..

Большие функциональные возможности, простота управления и относительно йебольшие аппаратурные затраты являются основой для получения экономического эффекта при применении данного,процессора.

Формула изобретения

Специализированный процессор, содержащий устройство ввода, управляющий вход которого соединен с первым выходом устройства управления, информационные . входы являютСя входами процессора, а выход соединен с информационтп|м входом оперативного запоминающего устройства, причем второй и третий выходы устройства управления соединены соответственно с управляющими входами - оперативного запоминающего устройства и устройства адресации,- первый и второй вйходь ко- торого соединены соответственно с адресными входами оперативного запоминающего устройства и постоянного запоминающего устройства, а также вычислительное устройство быстрого преобразования Фурье, вход-выход которого соединен с входомвыходом оперативного запоминающего устройства, и первый вход- с выходом rioc( тоянного запоминающего устройства, и устройство вывода, первый. выход которого является выходом процессора, а второй выход соединен с входом устройства управления, отличающийся тем, что, с, целью повышения быстродей-ствия и сокращения оборудования,он дополнительно содержит запоминающее устройство характеристик, устройство из- влечения корня, устройство вычисления фазы, блок усреднения и блок памяти, причем адресный и управляющий входы и выход запомйнающего устройства характеристик соединены соответственно с выходами устройства адресации и устройства управления и вторым входом вычислительного устройства быстрого преобразования Фурье, первый выход которого через устройство вычисления фазы соединен с первым входом устройства вывода, а второй выход через устройство извлечения корня соединен с первым входом блока усреднения, выход которого сое-; динен с входом блока памяти, выходом подключенного к вторым входам устройства вывода и блока усреднения.

Источники ийформадии, принятые во внимание при экспертизе.

1. Патент Великобритании № 1330741, кл. 5 4А, 1973, .2. Патент США ¹ 3783258, кл. 235-152, 1974.

UHHH HH Заказ 78 1 4/42

Тйраж 780 Подписное

Филиал ППП Патент"„ г. Ужгород, ул, Проектная, 4