Устройство для вычисления элементарных функций

Устройство для вычисления элементарных функций

Иллюстрации

Показать все

Реферат

 

о и " : 1

ИЗЬБРЕТЕ Н ИЯ

Союз Советских

Социалистических

Республик 703823

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено. 08 08.77 (21) 2516087/18-24 с присоединением заявки,% (23) Приоритет 06.10.75

Опубликоваио15.12.79. Бюллетень pit 46 (51)М. Кл.

G 06 F 15/20

Гооудерствеиный комитет

СССР ио делам иаобретеиий и открытий (53) УДК 681.327 (088.8) Дата опубликования описания 20.12.79 (72) Автор изобретения

3. С. Кузин

Ленинградское ордена Октябрьской ревопкитии. высшее инженерное морское училище им. Макарова (7l ) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЭЛЕМЕНТАРНЫХ

ФУНК БИЙ

Изобретение относится к цифровой вычисттитепьйой технике и может быть испопьзовано в составе цифровой вычиспительной машины.

Известно операционное устройство дпя вычиспения элементарных функций поспе доватепьного действия с несколькими суммарными. Недостатком известного устройства является низкое быстродействие Pj

Наиболее близким техническим решением к данному является операционное устройство, содержащее комбинационный сумматор, соединенный выходом с первым !

5 входом первого сдвигателя, выход которого подключен ко входам регистров аргу« ментов и к выходу устройства, причем первые выходы регистров аргументов подкпючены к первому входу коммутатора, ко второму входу которого подключен выход приемного регистра, соединенного своим входом с выходом коммутатора приемного регистра, первый вход которого соединен с- входом записи информации устройства, с третьим входом входного коммутатора, вход буферного регистра соединен с выходом коммутатора, а ход буферного рет истра соединен с первым входом комбинационного сумматора. ГИ ° .Недостатками известного устройства являются ограниченные функциональные возможности и низкое быстродействие.

Цепью изобретения явпяется повышение быстродействия и расширение функционапьных воэможностей путем обеспечения вычислении векторных функций. Это gocтигается тем, что в устройство введен второй сдвигатепь, соединенный первым входом с первым входом входного коммуTampa, а выходом - со вторым входом комбинационного сумматора со вторым входом коммутатора буферного регистра, со вторы м входом коммутатора приемного регистра и со вторым входом первого сдвигатепя, второй и третий входы второго сдвигатепя соединены соответственно с первой и второй управляющими шииа3 70 >8 ми устройства, вторые выходы регистров аргументов и комбинационного сумматора подключены к шине знаковых разрядов устройства, кроме того, выход буферного регистра подключен к третьему входу ком. 5 мутатора приемного регистра.

Устройство представлено на чертеже.

Применяются обозначения: комбинационный сумматор 1, первый сдвигатель 2, 10 регистры 3, 4, 5 аргументов, коммутатор

6 буферного регистра, входной коммутатор 7, приемный регистр 8, коммутатор

9 приемного регистра, первый вход 10 записи информации устройства, третий вход 11 входного коммутатора, второй сдвигатель 12, первая управляющая .шина

13, вторая управляющая шина 14, буферныйй регис тр 1 5, шина 1 6 знаковых разрядов, выход 17 устройства.

Работу устройства рассмотрим на примере вычисления полярных функций :

S. =-aI-Ct,g Ь вЂ” "

Q " " / х2+у 2

Полярные координаты вектора будем вычислять аппаратурным способом по алгоритму цифра за цифрой".

Вычислительная процедура описывается 5п следующей сводкой рекуррентных зависимостей:

Х =Х +C у, .2-(1=2)

1 11 111 9„. = . — р . > <-(1=2)

1 1 1 1-1 (1)

А„. =д.. +я Q где (2)

Я . = 81 (И . = + 4

Q„- =агс1 у 2 д ля 1> - < (3) 4о

В приведенныХ выражениях Q1 представляет собой угловые константы, кото— рые- рассчитываются заранее и -хранятся в запоминающем устройстве.

Вычислительный процесс характеризу- 45 ется И -м количеством итераций (1 = 1 —; t1),,где . -количество разрядов в числе операционного устройства. Каждая итерация характеризует поворот вектора на угол G1 . При 1 =1 50 .о поворот вектора осуществляется на + 90; о при l =2 на 45 и т. д, Вектор каждый раз поворачивается в таком направлении, чтобы . стремилось к нулю (3 - 0), 1 при етом направление вращения определи- 55 ется коэффициентом Е1 °

Из приведенных выражений (1) — (3)

Видно, что для Получения текущ их коор г 4

C динат необходимо к предыдущему зр" ению прибавить или вычесть сдвинутое -etta чение абсциссы или ординаты, а угловые константы прибавляются (вычитаются) без сдвига. Управление же вычислительным

- процессом осуществляется по знаку Ч1-1 °

Перед началом работы в регистр 3 записывается угол о(., = 0 а в регистрь1

4 и 5 записываются прямоугольные координаты вектора К,у ) в масштабе К, т.е. хо=xlK.

Чоган/к, где маштабный коэффициент К рассчитывается заранее по следующей формуле

It

К= П (4+ =(1=2)) 1/а

1=2

В каждой итерации формулы для x1, . и c(„вычисляются последовательно, при ато.л I один: из одерандов А1

1, gL ./ из своих регистров 5,4 и

3 переписываются в буферный регистр

1 5, а второй операнд поступает на вход сумматора через первый сдвигатель 12.

С помощью етого функционального преобразователя формируются выражения

-+ . 2 (-"- ) +X ""/ +ц. (g =

i. =Ì

Результат сложения (вычитания) записывается с выхода комбинационного сумматора через первый функциональный преобразователь без сдвига в соответствующий регистр Х, У или А . Учитывая, что при вычислении .Х и 1 используются их предыдущие значения, то одно из значений Х 1 ./ или / 1 ./ необходимо хранить в каком-либо регистре. Для атой цели в предлагаемом устройстве предусмотрена связь буферного регистра с приемным регистром. Таким образом, при вы- числении у 1 второй операнд g ° „посту1=1 пает на вход второго сдвигателя йз регистра 4; при вычислении g„. второй операнд /(. первоначально йереписанный из регистра 15 в регистр 8, поступает на вход второго сдвигателя 12 из регистра 8; аналогично при вычислепии Ф 1 второй операнд С(„ поступает на вход второго сдвигателя 12 с выхода р ьгистра 8, куда он записывается из запоминающего устройства с использованием Ilxoда 10. Следует заметить, что если запоминающее устройство выполнено в интегральном исполнении с потенциальным представлением информации, rn н lt<.танты могут непосредственно Itot гу ип, на вход операционного устройства ), т-> и

70382 3 показано на чертеже. После выполнения и итераций в регистре 5 М будет модуль вектора R

Х,= Я = „/Х2+, в оегистре Ь А >=al"с1 У =0

Х ....И

Из рассмотренного примера видно, что эа время, равное 3 1, выполняются две элементарные функции, где Ф „„ время выполнения операции умножения, г.е. предложенная сгрукгура операционногс ус тро йства обладае т расширенными функциональными воэможностями и позволяет повысить быстродействие обработки информации.

Связь второго сдвигателя 12 cl первым сдвигателем 2 позволяет сэкономить 2а

Оборудование и расширить функциональные возможности устройсгва путем выполнения операции типа "чтение", «запись», «сло жение", вычитани « и г.п. с одновременным умножением операнда на 2 25

Формула изобретения

Устройство для вычисления элементар- М ных функций, содержащее комбинационный сумматор, соединенный выходом с первым входом первого сдвигателя, выход которого подключен ко входам регистров и к выходу операционного устройства, причем 35 первые выходы регистра аргументов подключены к первому входу коммутатора буферного регистра и к первому входу входного коммутатора, ко второму входу которого подключен выход приемного регистра, соединенного своим входом с вы» ходом коммутатора приемного регистра, первый вход которого соединен с входом записи информации устройства, с третьим входом входного коммутатора, вход буферного регистра соединен с выходом коммутатора буферного регистра, а выход буферного регистра соединен с первым входом комбинационного сумматора, о т— л и ч а ю щ е е с я тем, что, с целью

i повышения быстродействия и расширения функциональных возможностей путем обеспечения вычисления векторных функций, в устройство введен второй сдвигатель, соединенный первым входом с выходом входного сумматора, а выходом - со вторым входом комбинационного сумматора, со вторым входом коммутатора приемного регистра, со вторым входом коммутатора буферного регистра и со вторым входом первого сдвягателя, второй и третий входы второго сдвигателя соединены соответственно с первой и второй управляющими шинами устройства, вторые выходы регистра аргументов и комбинационного сумматора подключены к шине знаковых разрядов устройства, кроме того, выход буферного регистра подключен к третьему входу коммутатора приемного регистра, Источники информации, принятые во внимание при экспертизе

1, Авторское свидетельство СССР

¹ 478313, кл. @ 06 F 15/20.

2 }драган Б М Каневский N N. Ци фровые вычислительные машины и системы, N. "Энергия", 1973, с. 325, рис. 51 2 (прототип).

703823

Составитель Е. Пупырев

Редактор М. Минаев Техред Л. Алферова . Корректор Ю. Макаренко

Заказ 78 Г4/42 Гйраж 780 Подписное

I.IIIINI IH Государственного комитета СССР по делам изобретений и открытий

113035, 1Москва> Ж-35, Раушская наб., д, 4/5

Филиал ППЛ "Па гент", r. Ужгород, ул. Проектная, 4