Микропрограммное устройство управления

Микропрограммное устройство управления

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Реа ублин

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ оо705450

««

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ е (б1) Дополнительное к авт. свид-ву (22) Заявлено 1707.78(21) 2646904/18-24 (51)М. Хл.2 с присоединением заявки Но

G 06 F 9/12

Государственный комитет

СССР по делам нзобретенн и н открытнй (23) Приоритет

Опубликовано 25.12.79. Бюллетень Но 47

Дата опубликования описания 281279 (53) УДК 681 ° 325 (088,8) (72) Автор изобретения

A,Ë,Õëþíåâ (71) Заявитель (54) МИКРОПРОГРАММНОЕ УСТРОИСТВО . УПРАВЛЕНИЯ

Изобретение относится к вычисли.тельной технике.

Известно микропрограммное устрой- ство управления, содержащее блоки памяти, блоки проверки условий, элементы И, регистры адреса, триггеры блокировки, работающее в режиме ожидания (1).

Недостатком этого устройства является избыток оборудования.

Наиболее близким техниЧеским решением к.предлагаемому является устройство, содержащее два триггера, два коммутатора, два элемента И два регистра адреса,,два блока памяти, входы устройства, первые выходы и вторые выходЫ блоков памяти, работающее в непрерывном режиме (2).

Недостатком» такого устройства является избыток оборудования, что обусловлено наличием двух регистров адреса, работающих поочередно.

Цель изобретения — упрощение,устрой ств а.

Это достигается тем, что в микропрограммном устройстве управления, содержащем регистр адреса, группа выходов которого соединена соответственно с адресной. группой входов первого и второго блоков памяти, первая группа выходов которых является соответственно первой и второй группами выходов устройства, а управляющие входы соединены соответственно с выходами первого и второго элементов И, первые входы которых являются управляющим входом устройства, первая группа входов регистра адреса соединена со второй группой выходов первого блока памяти, вторая группа входов — со второй группой выходов второго блока памяти, при этом прямой выход младшего разряда регистра адреса соединен со вторым .входом первого элемента И, а инвер.сный выход — со вторым входом второго элемента И.

На чертеже приведена структурная: схема устройства.

Устройство содержит блоки памяти

1 и 2, регистр адреса 3, выходы которого соединены с соответствующими первыми входами блоков памяти, элементы И 4 и 5, вторые входы которых подключены ко входу устройства 6, а выходы подсоединены ко вторым, входам соответствующих блоков памяТи, вторые выходы 7 и 8 блоков памяти 1 и 2, причем первые входы регистра адреса 3 соединены с первыми выхо705450

Формула изобретения

ЦНИИПИ Заказ 8032/52 Тираж 780 Подписное

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 дами первого блока памяти 1, вторые входы регистра адреса 3 соединены с первыми выходами второго блока памяти 2, при этом прямой выход 9 мпадmего разряда регистра 3 соединен с первым входом первого элемента

И 4, а инверсный выход 10 — с первым

:входом второго элемента И 5.

Устройство работает следующим образом. При поступлении управляющего сигнала на вход устройства происходит считывание микрокоманды из блока памяти по адресу, находящемуся в регистре адреса. При этом при наличии в младшем разряде адреса единицы управляющий сигнал

15 поступает через первый элемент И на первый блок памяти (считывание нечетной микрокоманды), а при наличии нуля через второй элемент И вЂ” на второй блок памяти (считывание четной микрокоманды) .

Считанная микрокоманда реализует управляющйе микрооперации по выходу блока памяти и устанавливает B регист„ ре адреса адрес следующей микрокоман-Ц5

l, ды °

Использование .предлагаемого микропрограммного устройства управления позволяет сократить объем адресной части устройства.

Микропрограммное устройство управления, содержащее регистр адреса, группа выходов которого соединена соответственно с адресной группой входов первого и второго блоков памяти, первая группа выходов которых является соответственно первой.и второй группами выходов устройства, / а управляющие входы соединены соответственно с выходами первого и второго элемента И, первые входы которых являются управляющим входом устройства, о т л и ч а ю щ е е с я . тем, что с целью упрощения устройства, первая группа входов. регистра адреса соединена со второй группой выхоцов первого блока памяти, вторая группа входов — со второй группой выходов второго блока памяти, при этом прямой выход младшего разряда регистра адреса соединен.со вторым входом первого элемента И, а инверсный выход— со вторым входом второго элемента И, Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 437072, кл.G 06 F 9/12, 1972, 2. Авторское свидетельство СССР

Р 451080, кл.G 06 F 9/12, 1972,