Устройство для контроля мажоритарных схем

Устройство для контроля мажоритарных схем

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ОИЛЬСТВУ л (61) Дополнительное к авт. сеид-еу

Союз Советских

Социалистических ресаублим

< 705451

I 1

1,-:,:."», .

3 ,л, 7.л.,, "". -..., 7

:л л л (51}М. Кл.2 (22) Завалено 21,09,77 (21) 2529397/18-24

\ с присоединением заявки М

G 06 Р 11/00

Государственный коинтет

СССР по делам кзобретеннй н открыткк (23) Приоритет

ОттублимоеаНО 25.12.79. Ь оллетень ЙФ 4 7

Дата опубликования описания 28.1279 (53}УДН 684.З25 (088. 8) (72) Авторы изо ф)етения

В.A.Êîíîôüåâ и Г.И.Толмачев (71} Заявитель

Изобретение относится к области вычислительной техники, в частности к устройствам контроля логических схем, и может быть применено ддя контроля приборов систем автоматического управления.

Известно устройство для проверки функционирования логических схем (11, содержащее блок входных и эталонных выходных сигналов, блок контролируемых выходов, реалйзованный на магазинной памяти переменного объема, коьиутатор, блок сравнения, блоки контрольных регистров со схе,мами сравнения на нуль, обеспечиваю- 15 щие поразрядный контроль работы мага-. зинных памятей по модулю два после подачи последовательности вхлодййх и . эталонных выходных сигналов теста и последовательности контролируемых выходов, блок индикации неисправнос ти проверяемого устройства, блок ввода, блок управления, обеспечивающий начальную установку устройства, осуществление однотактиого и.. 25 циклического режимов проверки, управ ление вводом данных, анализ состояния схем сравнения, управление работой блока индикации неисправнос- ти. Укаэанное устройство позволяет . пров ер я т ь н а р або то с пос о 6н о ст ь логические схемы, реализующие различного вИда булень7 Функции, Однако на практике часто приходится сталкиваться с необходимостью иметь простые устройства, контролирующие схемы, которые описываются элементарными булевыми функциями,например, устройства контроля мажоритарных схем типа 2 иэ 3-x .

Недостатком этого устройства яв ляется его сложность.

Наиболее близким к данному по

Ь сущности технического решения являетcR устройство для контроля мажоритарных схем, содержащее генератор тактовых импульсов, соединенный первым выходом с первым входом элемента И,компаратор,вервый выход которого являет- ся выходом устройства, входы которого соединены с соответствующими выходами шифратора, и счетчик импульсов (2).

Недостаток этого устройства заключается в низкой достоверности контроля, т.к. выдача сигнала неисправности производится после однократного анализа.

Целью изобретения является повышение достоверности контроля.

I (54j УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МАЖОРИТАРНЫХ

СХЕМ

705451

Поставленная цель достигается гем, что в устройство введены реверсивный распределитель, соединенный выходами с соответствующими входами шифратора, сумматор по модулю два и узел сброса первый вход которого

Г

5 является управляющим входом устройства, причем вторые выход и вход генератора тактовых импульсов подключены соответственно ко второму входу компаратора, соединенному выходом со вторым входом элемента И,и первому выходу узла сброса, вторые вхоД и выход которого соединены соответ, ственно с последним выходом и первым входом реверсивного распределителя, третьи вход и выход узла сброса подключены соответственно к выходу и первому входу счетчика импульсов, второй вход которого соединен с выходом сумматора по модулю два и вторым входом реверсивного распределителя, третьим входом подключен ного к выходу элемента И и первому входу сумматора по модулю два, второй вход которого подключен к первому. выходу генератора тактовых 25 импульсов, выходы реверсивного распре делителя и счетчика импульсов являются соответственно выходами H0PNA и НЕ НОРМА .

На чертеже приведена блок-схема 30 предлагаемого устройства, которая содержит: генератор 1 тактовых импульсов, компаратор 2, схему 3 И, ревер- ) сивный распределитель 4, сумматор

5 по модулю два, шифратор 6, счетчик 35 7 импульсов, узел 8 сброса, контролируемая мажоритарная схема 9, вы ходы 10 и 11 устройства.

Компаратор 2 служйт для сравне ния контрольной и контролируемой 40 последовательности и при совпадении кодов формирует на выходе единицу, а при несовпадении кодов — нуль .

Реверсивный распределитель 4 вырабатывает пЬследовательность импуль сов, которая используется шифратором 6 для Формирования контрольного теста. Сумматор 5 сравнивает последовательность генератора 1 и последовательность, поступающую со схемы 3 И. В том случае, если схема 3 И закрыта, сумматор 5 вырабатывает сигнал, управляющий реверсом распределителя 4 и запоминающийся счетчиком импульсов 7.

Устройство работает следующим образом.

Перед работой устройство должно быть приведено в исходное состояние. Это осуществляется подачей команды ИСХОДНОЕ на вход устройства сброса.

Устройство запускается подачей команды ПУСК на генератор 1.

Первый тактовый импульс через схему

3 И поступает на реверсивный распРе 65 делитель 4, с первого канала которого шифратором Формируется первый такт тестового набора — включается

1-й канал мажоритарной схемы 9.

При правильной работе мажоритарная схема 9 не выдает сигнала и компаратор 2 подтверждает открытое состояние схемы 3 И, сумматор 5 по модулю два закрыт, так как на его обоих входах присутствуют высокие потенциалы как с генератора 1,так и со схемы 3 И.

Во время действия второго тактового импульса шифратором б Формируется второй такт теста, при котором включаются 1 и 2 каналы мажоритарной схемы 9. При этом на ее выходе появляется сигнал и компаратор 2 поддерживает схему 3 И в открытом состоянии.

Аналогичным образом формируются последующие такты тестового набора, причем .на 3-ем такте включается

2-й канал мажоритарной схемы 9 (соответствует нулю контролируемой последовательности), на 4-м такте включается 2-й и 3-й каналы (единица . контролируемой последовательности), на 5-м такте — 3-й канал (нуль ), на б-м такте—

1-й и 3-й каналы (единица ), на 7-м такте снимается сигнал со вхо- .. дов мажоритарной схемы 9 (нуль ), формируется сигнал НОРМА на выходе 10 и включается узел 8 сброса, который приводит устройство в исходное положение.

При неисправной мажоритарной схеме

9 устройство работает следующим образом.

Предположим, например, что имеется неисправность типа обрыв в 3-м канале мажоритарного устройства 9.

На 4-м тактовом импульсе шифратор б подает команды на включение 2-ro u

3-1 î каналов мажоритарной схемы 9, а сигнал на ее выходе будет отсутствовать. На выходе компаратора 2 сигнал также будет; отсутствовать и схема 3 И будет закрыта.

Сумматор 5 выдает сигнал на второй переключающий вход распределителя 4 и счетчик 7 импульсов. Реверсивнцй распределитель 4 .переклю-: чается на свой третий канал.

Ilo истечении 4-ro тактового импульса 5-м тактовым импульсом шифратор

6 включит 2-й канал мажоритарной схемы 9, компаратор 2 откроет схему

3 И, сумматор 5 по модулю два закро= ется, счетчик 7 запомнит один импульс. Далее схема будет работать как на 3-м такте нормальной работы.

По приходу 6-ro тактового импульса картина вновь повторяется и счетчик 7 сосчитает еще один импульс.

При трехкратном повторении процесса импульс переполнения счетчи705451

Тираж 780

ЦЯИИПИ Заказ 8032/52

Подписное

Филиал ППП Патент ", r. Ужгород, у . р л. П оектная, 4 ка 7 сформирует сигнал НЕ НОРМА на выходе ll и приведет схему в исходное состояние с помощью узла

8 сброса.

Таким образом, устройство осуществляет контроль мажоритарных схем, причем в случае обнаружения неисправности схемы выполняет,трех кратное повторение процесса, что исключает влияние сбоев на результат контроля.

Формула изобретения устройство для контроля,мажоритарных .схем, содержащее генератор тактовых импульсов, соединенный первым выходом с первым входом элемента И, компаратор, первый выход которого является выходом устройства, входы которого соединены с соответствующими выходами шиФратора, и счетчик импульсов, о т л и ч а ю щ е е с я тем,что, с целью повы- шения достоверности контроля, в устройство введены реверсивный распре- делитель, соединенный выходами с соответствующими входами шифратора, сумматор по модулю два н узел сбро- са, первый вход которого является управляющим входом устройства, причем вторые выход и вход генератора тактовык импульсов подключены соответственно ко .второму входу компа ратора, соединенному выходом со вторым входом элемента И,и первому выходу узла сброса, вторые вход и выход которого соединены соответственно с последним выходом и первым входом реверсиЬного распределителя,тре,тьи вход н вйход узла сброса подключены соответственно к выходу и первому входу счетчика Зп4пульсов, второй вход которого соединен с выходом сумматора по модулю два и вторым, входом реверсивного распределителя, третьим входом подключенного к

15 выходу элемента И и первому входу сумматора по нодулю два,второй вход которого подключен к первому выходу генератора тактовых импульсов, выходы реверсивного распредепнтеля

Я и счетчика импульсов являются соответственно выходами HopMA и . 4 I HR Hop_#_l I I, Источники информации,, принятые во внимание при экспертизе

Я l. Авторское свидетельство СССР

9 354415, кл. G 06 F 11/00, 1970.

2. Авторское свидетельство СССР

У 451994, кл.G 06 Р 11/00, .1973 (прототип) .