Микропрограммный процессор

Микропрограммный процессор

Иллюстрации

Показать все

Реферат

 

Сеез Советскик

Социалистических

Ресттублик

ОП И

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТИЛЬСТВУ (61) Дополнительное к ает. саид-ву (22) Заявлено 260477(2i) 2479591/18-24 с присоединением заявки М (23) Приоритет

Опубликовано 25.1279. Бюллетень М 47

Дата олублмкоаанмл описания 28.1 2.79 (5t)M. Кл.

G 06 F 15/00

Государственный комитет

СССР

IIo делам изобретеиий и открытий (53) УДК 681.14 ! (088,8) А. Г.Андрущенко, И.П. Барбар, Г.Н. Тимонькин, С, Н. Ткаченко, Н.Ф.Фомин и B.C.Õàð÷åíêî (72) Авторы изобретения (71) Заявитель (5 4 ) МИКРО ПРОГРАИИН6)Й ПРОЦЕССОР

Предлагаемое изобретение относится к вычислительной технике, в частности к процессорам с контролем.

Известен микропрограммный процессор; содержащий операционный -блок, блок памяти, регистр микрокоманд, регистр адреса микрокоманд, счетчик микрокоманд, триггер фиксации сбоя и элементы И, ИЛИ (1).

В известном процессоре контроль функционирования адресного регистра и схем управления выборкой памяти микрокоманд осуществляется с низкой достоверностью, которая обусловлена невозможностью полного контроля микропрограмм, содержащих переменные части выполняемых команд. В таких микропрограммах контролируется только количество микрокоманд в последовательности, постоянной для данной команды.

Наиболее близким к изобретению по технической сущности является микропрограммный процессор, содержащий операционный блок, первый вход которого соединен с первым входом первого элемента И и является входом процессора, второй вход - с первым выходом регистра микрокоманд, третий вход операционного блока соединен с единичным выходом триггера фиксации сбоя, первый выход

5- операционного блока соединен с вторым входом первого элемента И и первым входом элемента ИЛИ, второй выход— с вторым входом элемента ИЛИ и первым информационным входом регистра то адреса микрокоманд, а третий выход— с счетным входом счетчика микрокоманд и управляющим входом блока памяти, информационный.вход которого подключен к выходу регистра адреса микрокоманд, а выход — к входу регистра микрокоманд, второй выход которого соединен с первым входом второго элемента И, второй вход которого через элемент НЕ соединен с выходом элемента ИЛИ и установочным входом счетчика микрокоманд, а выход — с управляющим входом регистра адреса микрокоманд, второй информационный вход которого подключен к выходу первого элемента И (2).

Недостатком известного процессора является низкая достоверность контроля функционирования, обусловленная следующими факторами.

705452

На фиг.) приведена функциональная схема устройства; на Фиг.2 — алгоритм микропрограммы.

Процессор содержит операционный блок 1, первый элемент И 2, элемент"

ИЛИ 3, элемент НЕ 4, второй элемент

И 5, регистр 6 адреса микрокоманд, блок 7 памяти, регистр 8 микрокоманд, счетчик 9 микрокоманд, регистр 10 логических условий, блок 11 анализа, триггер 12 Фиксации сбоя, узел 13 формирования контрольных признаков, узел 14 сравнения, элемент И 15.

На рис.2 символами a (j=),...i;%,...%+6;

S,..s+d;t;.. + 9+,. .и) обозначены микрокоманды, а через Х (д=< ) — логические условия. Неизменная часть -микропрограммы представляет собой последовательность микрокоманд О„.. 0 далее реализуемая последовательность микрокоманд зависит от логических условий. В зависимости от логических| условий Х р в микропрограмме могут реализоваться следующие три последовательности микрокоманд: а) первая последовательность соответствует-порядку поступления и наборам логических условий Х„Х = оо, .равна

1М микрокоманд;

6) вторая последовательность соответствует порядку поступления и значениям логических условий Х Х = Ю )

1 равна а,,. ц„а,...а„, ...а ...а а 1 и содержит М 1+ 3+ микрокоманд; в) третья последовательность соответствует порядку поступления и значениям логических условий Х„Х =f

0 Работает проЦессор следующим образом.

Выборкой микрокоманд управляет операционный блок 1 путем передачи сигналов по третьему выходу в блок

5 7 M"T" °

Операционный блок 1 осуществляет арифметические и логические преобразования информации и контролирует правильность их выполнения. Кроме того, операционный блок 1 контроли-, рует по четности йравильность считывания информации из блока 7 памяти в регистр 8 .микрокоманд.

Порядок поступления и значения логических условий фиксируются регистром .10 логических условий, ко- . торый тем самым осуществляет идентификацию конкретной последовательности микрокоманд в микропрограмме и формирование соответствующего признака.

Блок 11 анализа выполняет следующие функции: а) формирует контрольный признак (код) заданного числа микрокоманд в последовательности, однозначно

В работе известного процессора осуществляется контроль работы ад ресного регистра и схем управления выборкой памяти микрокоманд, так

° как сбои в Этой аПпаратуре приводят

3<" нарушению последовательности микропрограмм, которые не обнаруживаются схемами контроля считывания инФормации из памяти микрокоманд.

Сущность контроля сводится к подсчету числа реАлизованных микрокоманд и сравнению его с заданным.

Однако для микропрограмм, содержавших участки микрокоманд, выполнение которых зависит от дополнительных логических условий выполнения команды, осуществляется контроль чиста микрокоманд только к неизменной части микропрограммы. При этом независимо от количества выполняемых микрокоманд в переменной части выполняемой команды содержимое. счетчика микрокоманд должно быть равно содержимому адресного поля последней микрокоманды.

Количество микрокоманд в перемен Ной части микропрограммы, зависящее от порядка выполнения (проверки) и значений логических условий, в из вестйом процессоре не контролируется.

-30

ЭтЬ связано с отсутствием в иэвест- ном процессоре устройства, Фиксирую щегб порядок проверки и значения логических условий,что делает невозможным идентификацию последовательности мик- ,роКоМВНр которая реализуется при про- р верке тех или иных логических условий

Целью изобретения является повыше-.

"ййе достоверности информации.

Указанная цель достигается тем, что в микропрограммный процессор до- 4 пЬлнительно введены регистр логических условий, инФормационный вход, которого — -"подключен к четвертому выходу операционного блока, а управляющий вход— к выходу элемента ИЛИ, и блок анали- 4 sa первый, второй, третий и четвертый входы которого соединены с вто рым выходом регистра микрокоманд, вйходом счетчика микрокоманд, вы

" "ходом регистра логических условий и выходом элемента ИЛИ .соответственно, " а выход — с установочным входом. триггера фиксации сбоя, а также тем, что блок анализа содержит узел формиро" вйймя"контрольных"признаков, первый и второй входы которого .подключены к первому и третьему входам блока соответственно, узел сравнения, первйй вхбд которого соединен с вторым входом блока, а второй вход — с выходом узла формирования контрольных

Йризйаков и элемент И, первый и второй входы которого подключены к выходу узла сравнения и четвертому входу блока соответственно, а выход — к выходу блока.

705452 соответствующий признаку ropядка поступления и значений логических условий, формируемому регистром 10 логических условий, и.признаку данной микропрограммы, формируемому в адресном поле регистра 8 микрокоманд в конце циклов выборки и исполнения команд; б) сравнивает признак (код) числа реализованных микрокоманд в микропрограмме, который поступает на второй вход блока 11 анализа с выхода счетчика 9 микрокоманд, с контрольным признаком; в) в случае несовпадения признака реализованных микрокоманд с контрольным подает сигнал сбоя на установочный вход триггера 12 фиксация сбоя.

Выполнение команды в предлагаемом устройстве разделено на два цикла:

- "- цикл выборки команды из оперативной памяти и преобразований адреса и цикл исполнения команды в соответствии с кодом операции.

В конце цикла выборки команды и адресных преобразований операционный блок 1 возбуждает сигнал по первому выходу. При этом код операции команды через первый элемент

И 2 передается в регистр б адреса микрокоманд, После этого начинает выполняться микропрограмма цикла исполнения команды.

В конце исполнения команды операционный блок 1 возбуждает сигнал на втором выходе, который устанавливает в исходное состояние регистр

6 адреса микрокоманд и осуществляет переход к выполнению микропрограммы цикла выборки следующей команды.

В ходе выполнения микропрограмм сигналы на первом и втором выходах операционного блока 1 отсутствуют °

При этом на выходе элемента ИЛИ 3 сигнал отсутствует, а на выходе элемента НЕ 4 присутствует единичный сигнал, который открывает второй эле мент И 5, через первый вход которого с второго выхода регистра 8 адрес следующей микрокоманды передается в регистр б адреса микрокоманд, При наличии сигнала на первом или втором выходе блока 1 и нулевом выходном сигнале элемента НЕ $ второ элемент И 5 закрывается..

Для обнаружения сбоев, которые приводят к нарушениям последователь"ности микрокоманд и не обнаруживаются схемами контроля считывания информации из блока 7 памяти, необходим; контроль работы этой аппарату ры, Работает микропрограммный процессор при контроле регистра б адреса микрокоманд и .схе управления вы. боркой памяти микрокоманд следующим образом.

Каждая микропрограмма исполнения команд, цикл выборки команды и адресных преобразований имеет число микрокоманд, определяемое для данной микропрограммы порядком поступления

5 (проверки) и значениями логических условий. Аппаратура процессора подсчитывает число микрокоманд, выполняемых в цикле выборки и в цикле исполнения команды и сравнивает его с заданным. (О При несовпадении фиксируе1"ся сбой.

Микропрограммы могут содержать постоянное число микрокоманд и переменное. Количество микрокоманд в микропрограммах с переменными частями !

5 зависит от порядка поступления (проверки) и значений логических условий, Контроль микропрограмм, с постоянным числом микрокоманд. . При выполнении микрокоманд, формирующих сигналы на первом и втором выходах операционного блока 1, второй элемент И 5 закрыт и адресное поле регистра 8 свободно. В эти моменты времени адрес следующей микрокоманды определяется не содержимым адресного поля регистра 8 микрокоманд, а содержимым регистра кода операции операционного блока 1. В эти моменты времени адресное поле

Зо регистра 8 используется для контроля правильности последовательности микрокоманд.

В микрокомандах, записанных в конце циклов. выборки и циклов испол35 нения команд, записывается признак (код) данной микропрограммы 3 (где j — номер микропрограммы ) .

При считывании каждой микрокоманды сигнал с третьего выхода опе4р рационного блока 1 поступает на счетный вход сетчика 9 микрокоманд, который на своих выходах формирует признак (код) числа реализованных микрокоманд с(<.

45 Регистр 10 логических условий в рассматриваемом случае находится в исходном состоянии.

Блок 11 анализа формирует сигнал сбоя, если будет выявлено несоот5()ветствие между признаками d.„ и Я>

Сигналом с выхода элемента ИЛИ 3 блок 11 опрашивается и при отсутствии и сигнала сбоя на выходе блока 11 равен нулю. При наличии сигнала сбоя на

55 выходе блока 11 анализа появится сигнал, который установит триггер 12 фиксации сбоя, соединенный с третьим входом операционного блока 1, в единичное состояние.

В конце цикла выборки.и цикла исполнения команды сигнал с выхода элемента ИЛИ 3 устанавливает в нулевое состояние счетчик 9 микрокоманд и регистр 10 логических условий и с началом нового цикла снова проводит705452 ся подсчет микрокоманд аналогично описанному.

Контроль микропрограмм с переменHblM числом микрокоманд.

Предположим, что реализуется микропрограмма, алгоритм которой изображен на фиг.2.

В этом случае аналогично описанному выше происходит формирование признаков (кодов) данной микропрограммы 3 и числа реализованных микрокоманд d.„, причем, так как в рассматриваемом случае могут реализоваться три последовательности микрокоманд, то с(j может соответствовать либо М.(, либо Ь, либо Ч З, т.е.

aL =fg„),сФ = Мд)и и дi. -t:Q>5, р =Тоо1,)Ъ =СЧ5,р =T1ol. Блок 11 анализа сформирует сигнал сбоя, если будет выявлено несоответствие между признаком (кодом) d.1 с одной стороны и признаками у и с другой стороны.

Далее устройство функционирует аналогично описанному выше для случая микропрограмм с постоянным числом микрокоманд.

35

Формула изобретения

1, Микропрограммный . процессор, содержащий операционный блок, первый 4р вход которого соединен с перным входом первого элемента И и является входом процессора, нторой вход - с первым выходом регистра микрокоманд, третий вход операционного блока сое- 45 динен с единичным выходом триггера фиксации сбоя, первый выход операционного блока соединен с вторым входом первого элемента И и первым входом элемента ИЛИ, второй выход— с вторым входом элемента ИЛИ и первьм информационным входом регистра

В регистр 10 логических условий в зависимости от порядка поступления и значений логических условий Х и Х 20 может быть записан один из следующих кодов признаков Pj 54=<,ÿ,зl: адреса микрокоманд, а третий выход— с счетно входом счетчика микрокоманд и управляющим входом блока памяти, информационный вход которого подключен к выходу регистра адреса микрокоманд, а выход — и входу регистра микрокомзнд, второй выход которого соединен с первым входом второго элемента И, второй вход которого через элемент НЕ соединен с выходом элемента ИЛИ и установочным

;нходом счетчика микро<оманц, а выход — с управляющим входом регистра адреса микрокоманд, второй информационный вход которого подключен к выходу первого элемента И, о т л ич а ю шийся тем, что, с целью повышения достоверности информации, н него .цополнительно введены регистр логических условий, информационный вход которого подключен к четвертому выходу операционного блока, а управляющий вход — к выходу элемента ИЛИ, и блок анализа, первый, второй, третий и четвертый входы которого соединены с вторым выходом регистра микрокоманд, выходом счетчика микрокоманд, ныходом регистра логических условий и выхоцом элемента ИЛИ соответственно, а выход— с установочным входом триггера фиксации сбоя.

2. Процессор по п.1, ч а ю шийся тем, что блок анализа содержит узел формиронания контрольных признаков, первый и второй входы которого подключены к первому и третьему входам блока соответственно, узел сравнения, первый вход которого соединен с вторым входом блока, а второй вход — с выходом узла формирования контрольных признаков и элемент И, первый и второй входы которого подключены к выходу узла сравнения и четвертому входу блока соответстненно, а выход — к выходу блока.

Источники информации, принятые но внимание при экспертизе

1. Авторское свидетельство СССР

9 481036, кл. G06 F 9/14, 1975, 2. Авторское свидетельство СССР

9 490122,. кл. G06 7 9/14, 1975 .(прототий),