Устройство для воспроизведения цифровой информации

Устройство для воспроизведения цифровой информации

Иллюстрации

Показать все

Реферат

 

ОП ИСАЙ ИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

<»«705506

»

@.

«:. Г,,»

t (61) Дополнительное к авт. свид-ву— (22) Заявлено 04.04.77 (21) 2469386/18-!О с присоединением заявки №вЂ” (23) Приоритет— (51) М. Кл.е

G 11 В,5/09

Гесудврстеекныб кемктет

СССР ке делам квебретвнкк в еткрыткл

Опубликовано 25.12.79. Бюллетень ¹ 47 (53) УДК 534.852 (088.8) Дата опубликования описания 26.12.79

В. М. Казанцев, Г. Н. Розоринов, В. Д. Свяченный, О. В. Порицкий, И. Г. Бабийчук и В. В. Емельянов (72) Авторы изобретения (7l) Заявитель (54) УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ

ЦИФРОВОЙ ИНФОРМАЦИИ

Изобретение относится к области прйборостроення, в частности к магнитной записи цифровой информации на движущийся магнитный носитель, например, на магнитные ленты, диски, бараба ны, и- предйазйачено для вост1роизведения электрических сигналов, представленных в цифровой форме.

Известны устройства для воспроизведения цифровой информации, в которых используется сигнал, содержащий три временных интервала между соседними нуль пересечениями, находящимися между собой в от. ношении 1:2:3.

Одним из основных недостатков этих устройств является их невысокая помехозащищенность по отношению к аддитивным высокочастотным помехам. Высокочастотные помехи вызывают ложные срабатывания элементов этих устройств н беспрепятственно проникают на их выходные шины jl j и 12), Наиболее близким по технической сущ. ности является устройство для воспроизведения цифровой информации, содержащее соединенные последовательно воспроизводящую магнитную головку, усилитель, ампли туднИй ограничитель и первый формирова2 тель импульсов, а также триггер, трехразрядный счетчик импульсов, блок задержки н выходные шины. Недостатком устройства является его низкая помехозащищенность по отношению к аддитивным высокочастотным помехам 131.

Целью изобретения является повышение помехозащищенности устройства.

Цель достигается тем, что предлагаемое устройство снабжено первой схемой ИЛИ, 10 два входа KmopoA через интеграторы соединены с соответствующими выходами амплитудного ограничителя, вход которого через усилитель связан с воспроизводящей магнитной головкой, а выходы подключены к входу первого формирователя импульсов, выход которого подключен одновременно к вторым входам интеграторов, а выход первой схемы ИЛИ соединен одновременно с входами трех пороговых схем, причем входы второй схемы ИЛИ соединены с выходамн всех трех пороговых схем, а входы третьей схемы ИЛИ соединены соответственно с выходами второй и третьей пороговых схем, а входы четвертой схемы ИЛИ соединены

705506 с выходом третьей пороговой схемы и одним из выходов трехразрядного счетчика импульсов, причем выход второй схемы ИЛИ соединен со счетным. входом трехразрядного счетчика импульсов, выход четвертой схемы выход которого подсоединен к информационной шине устройства.

Воспроизведенный воспроизводящей магнитной головкой сигнал после усиления амплитудно- и фазочасгогной коррекций в усилителе 2 и жесткого, безынерционного ограничений по амплитуде с помощью амплитудного ограничителя 3 принимает форму, показанную на диаграммах Чз Ч э(фиг. 2). В структуре сигнала Va содержится три временных интервала между соседними нуль-пересечениями, относящимйся между собой как 1:2:3. При этом максимальный интервал имеет длительность, равную

2Тг (где Tj — длительность такта) и соотИЛИ связан с нулевым установочным входом трехразрядного счетчика импульсов, а выход третьей схемы ИЛИ связан с одним . =из входов триггера, второй вход которого .подключен к выходу пятой схемы ИЛИ и к шине синхронизации, входы пятой схемы

ИЛИ связаны с выходами трехраэрядного .1е счетчика импульсов, один — непосредственвЂ:--: †:=----но, а второй — через блок задержки, причем выход триггера через второй формирователем импульсов 4. С целью обеспечения ную головку 1, усилитель 2, амплитудный orраничитель 3 и первый формирователь им- линейности выходных напряжений Vg и Чр пульсов 4 (фиг. 1). К выходу амплитудного.. интеграторов 5 и 6, постоянная времени инограничителя 3 подключен входом интегра- тегрирования выбирается большей длнтельности такта — Тг. Напряжения Vs u Чв тор 5, а к инверсному выходу — интегратор 6

Разрядные входы интеграторов 5 и 6 подсое- суммируются с помощью первой схемы ИЛИ динены к выходу первого формирователя им- 7 и поступают на пороговые схемы 8, 9, 10. пульсов 4, а их выходы объединены первой На вйходе первой пороговой схемы 8 появсхемой ИЛИ 7. К выходу первой схемы ИЛИ : - - ляются импульсы только в те моменты, ког7 параллельно подключены пороговые схе-. да уровень входного проинтегрированного мы: по уровню 0,17 от максимальной ампли- - сигнала Чт достигает величины, равной 0,17 туды проинтегрированного сигйала — пер- от максимальной его амплитуды. Аналогичвая пороговая схема 8; по уровню 0,5 —.:,но, йа выходах второй и третьей пороговых вторая пороговая схема 9; по уровню 0,83 — схем 9 и 10 появляются импульсы, когда третья пороговая схема 10. Выходы порого.- 3s уровень сигнала Yq равен соответственно вых схем 8, 9, 10 объединены второй схемой. 0,5 и 0,83 от максимальной его амплитуды.

ИЛИ 11, а выходы пороговых схем 9, 10 Импульсы, снимаемые с выходов трех поро.объедмнены, третьей схемой ИЛИ 12. К вы-: говых схем 8, 9, 10, смешиваются на второй .ходу третьей пороговой схемы 10 подклю-- " схеме ИЛИ 11, в результате чего формиручены последовательно соединенные одним ется последовательность импульсов V> q c входом четвертая схема ИЛИ 13 и нулевым периодом следования, равным 21 /3. Им в установочным входом трехраэрядный счет- пульсы, снимаемые с выходов второй и тре,чик импульсов 14. Счетный вход трехраз-:, тьей пороговых схем 9 и 10, отдельно смеширядного счетчика импульсов 14 подсоединен ваются на третьей схеме ИЛИ 12, в резульк выходу второй схемы ИЛИ !1, а единич- тате чего формируется информационная посный вь1ход третьего разряда — к другому as ледовательность нулей V>q. Однако послевходу четвертой схемы ИЛИ 13. К единич- довательность Via является невыравненной ному выходу второго разряда трехразряд- во времени. Ее временное выравнивание осуного счетчика импульсов 14 подключены по- ществляется с помощью тактовых синхроимследовательно соединенный блок задержки . пульсов, которые вырабатываются следую15 и одним входом пятая схема ИЛИ 16, дру- щим образом.

50 гой вход которои подсоединен к единичному Последовательность импульсов Ч повыходу первого разряда трехразрядного . ступает на счетный вход трехраэрядного счетчика импульсов 14, а выход — к шине счетчика импульсов 14; где делится на три синхронизации, Кроме того, к выходу пятой по частоте следования. Трехразрядный счетсхемы ИЛИ 16 подключен единичным вхо- чик импульсов 14 сбрасывается в исходное дом триггер 17, нулевой вход которого под- И, нулевое состояние как импульсами Ч р, снисоединен к выходу второй схемы ИЛИ 12. маемыми с выхода третьей пороговой схеК единичному выходу триггера 17 подклю- мы 10 (соответствующими комбинациями 00 чен второй формирователь импульсов 18, входной информационной двоичной послеватель импульсов соединен с информацион- ветствует комбинации 00 входной информаной шиной. . . . ционной двоичной последовательности. .Ha фиг. 1 представлена структурная схе- Сигналы Va и Va, снимаемые соответстр д

:::-. "-::.-:-:=ма описываемого устройства; на фиг. 2 — венно с прямого и инверсного выходов ампли временные диаграммы его работы; тудного ограничителя 3, интегрируются с помощью интеграторов.5 и 6. Интеграторы

Устройство для воспроизведенйя цифро-. сбрасываются в нулевое состояние (разрявой информации содержит последователь-. жаются) каждым импульсом нуль-пересечено соединенные воспроизводящую магнит- ний Чр, вырабатываемым первым формиро- .

705506 довательности), так и импульсами, снимаемыми с единичного выхода третьего разряда трехразрядного счетчика импульсов .14.

Таким образом, с единичного выхода первого разряда трехразрядного счетчика импульсов 1 4 снимается последовательность иiипуль- s сов V>y, а единичного выхода второго разряда — последовательного импульсов Ч 4. з

Последовательность импульсов Vfi задерживается на время, равное Т /3 с помощью блока задержки 15 и смешивается с импульсами Ч1 на пятой схеме ИЛИ 16. Последовательность импульсов Vie снимаемая с выхода пятой схемы ИЛИ 16, и является выходной тактовой синхропоследовательнос тью. Синхроимпульсы Ч устанавливают триггер 17 и единичное состояние, а в нуле- и вой состоянии триггер перебрасывается каждым импульсом Ч х. Из положительных фронтов напряжения Ч т, снимаемого с единичного выхода триггера 17 с помощью второго, формирователя импульсов 18, вырабатывается выравненная выходная информационная последовательность нулей Ч а.

Наличие в устройстве интеграторов позволяет надежно загцитить его от воздействия аддитивных высокочастотных помех. В .этом случае высокочастотные помехи не про- и никают на выходные шины устройства ни по информационному, ни по синхронизирующе му каналам..

Формула изобретения

Устройство для воспроизведения цифровой информации, содержащее соединенные последовательно воспроизводящую магнитную головку, усилитель, амплитудный огра- и ничитель и первый формирователь импульсов, а также триггер, трехразрядный счетчик импульсов, блок задержки и выходные шины, отличающееся тем, что; с целью повышения помехозащищенности, устройство снабжено первой схемой ИЛИ, два входа которой через интеграторы соединены с соответствующими выходами амплитудного ограничителя, вход которого через усилитель связан с воспроизводящей магнитной головкой, а выходы подключены к входу первого формирователя импульсов, выход которого подключен одновременно к вторым входам интеграторов, а выход первой схемы

ИЛИ соединен одновременно с входами трех пороговых схем, причем входы второй схемы

ИЛИ соединены с выходами всех трех пороговых схем, а. входы третьей схемы ИЛИ соединены соответственно с выходами второй и третьей пороговых схем, а входы четвертой схемы ИЛИ соединены с выходом третьей пороговой схемы и одним из выходов трехразрядного счетчика импульсов, причем выход второй схемы ИЛИ соединен со счетным входом трехразрядного счетчика импульсов,,выход четвертой схемы ИЛИ связан с нулевым установочным входом трехразрядного счетчика импульсов, а выход третьей схемы ИЛИ связан с одним из входов триггера, второй вход которого подключен к выходу пятой схемы ИЛИ и к шине синхронизации, входы пятой схемы ИЛИ связаны с выходами трехразрядного счетчика импульсов, один — непосредственно, а второйчерез блок задержки, причем выход тритера через второй формирователь импульсов соединен с информационной шиной.

Источники информации, принятые во внймание при экспертизе

l. Ïàòåíò США № 3226685, кл. 340 — 172.5, опублик. 1965.

2. Патент США № 3377583, кл. 340 — 174.1, опублик. 1968.

3. Патент США № 3357003, кл. 340 — 174.1, опублик. 1967 (прототип) .

705506 а

0 .

U17

Составитель И,Миронова

Редактор Л. Бибер Техред М.Левицкая Корректор Н. Стец

За» as 8040/55 Тираж 68l Подянсное

ЦНИИПИ Государственного комитета СССР по делам изобретений н открытий ! l 3095, Москва, Ж вЂ” 35, Раушская наб„д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4