Частотный дискриминатор

Частотный дискриминатор

Иллюстрации

Показать все

Реферат

 

Исг: оо,.- -ФГ-Н- "Н .Е

ОПИ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

<и708503 (61) Дополнительное к авт. свид-ву N 518864 (22) Заявлено 13,01.77 (21) 2443278/18-21 с присоединением заявки № (23) Приоритет (53)M. Кд.

Н 03 К 5/20

Гвсударствеииый комитет па ияап изобрвтеиий и втирьпий

Опубликовано 05.01 80 Ьюллетень № 1 (53) УД.К 621.374. .335 (088.8) Дата опубликования описания 05.01.80 (72) Авторы изобретения

Е.Е. Байдан, В. С, Караваев, 10. А. Павличенко и Л. М. Рахович (71) Заявитель (54) ЧАСТОТНЫЙ ДИСКРИМИНАТОР ке.

Изобретение относится к импульсной техниВ основном авт. св. N 518864 описан частотный дискриминатор, содержащий два параллельно соединенных канала, в каждом из ко5 торь х первые входы перемножнтелеи соединены с входной шиной, вторые — с генераторами опорных частот, а выходы — с выходами интеграторов, выходы интеграторов соединены со входами компаратора, блок управления с

10 ключами сброса и передачи, детектор и усреднитель, с входом которого соединен выход компаратора, причем первый вход блока управления соединен с управляющими входами ключей сброса интеграторов. второй вход соеди15 нен с управляющими входами ключей передачи, выходы которых соединены со входами компаратора (1) .

Недостатком известного частотного дискриминатора является недостаточная помехоустой?0 чивость.

Цель предлагаемого изобретения — увеличение помехоустойчивости.

Для этого в частотный дискриминатор, в каждый из каналов введен квадратурный коррелятор, селектор, элемент задержки, вычитатель и фазовращатель, включенный между выходом опорного генератора и первым входом квадратурного коррелятора, второй вход которого соединен со входной шиной, третий и четвертый входы подключены к выходам блока управления,.а выходы соединены со входами селектора, выход которого непосредственно и через элемент задержки подключены ко входам вычитателя, выход которого соединен со входом детектора.

Увеличение быстродействия дискриминатора может быть получено путем параллельного включения нескольких дискриминаторов.

Структурная электрическая схема предлагаемого дискриминатора приведена на чертеже.

Дискриминатор содержит два параллельно включенных канала 1 и 2, состоящих из опорных генераторов 3 и 4, детекторов 5 и 6, синфазных корреляторов 7 и 8, квадратурных корреляторов 9 и 10, селекторов 11 и 12, вычитателей 13 и 14, элементов 15 и 16 задержки.

08503

3 7 фаэовращателей 17 и 18, компаратора 19, усреднителя 20. В состав корреляторов входят перемножители 21, 22, 23, 24. ключи сброса

25, 26, 27, 28, ключи передачи 29, 30, 31, 32 и интеграторы 33, 34, 35, 36. Дискриминатор управляется блоком 37 управления.

На чертеже также показано параллельное включение аналогичных дискриминаторов 38 и 39, при котором включается многовходовой сумматор 40, Входной сигнал подан на входную шину 41, а выходной сигнал снимается с выхода 42, Предлагаемый дискриминатор работает следующим образом.

Частота опорного генератора 3 сдвинута на некоторую величину 5f в сторону увеличения, а опорного генератора 4 на ту же величину LH сдвинута в сторону уменьшения относительно средней частоты г, парциального сигнала рассматриваемого анализатора.

Рассмотрим сначала случай, когда смещение частоты в канале связи отсутствует.

Известно, что карреляторы 7, 8, 9, 10 определяют проекции парциального сигнала на опорные колебания генераторов 3 и 4.

При этом, если частота парциального сигнала совпадает с частотой опорного генератора, большие проекции на соседних посылках приблизительно одинаковы. Таким образом, в конце интервала интегрирования с выходов корреляторов 7 и 9 и 8 и 10 в обоих каналах

1 и 2 селекторами 11 и 12 будет выбираться большая проекция в виде некоторого постоянного напряжения. Так как имеет место сдвиг частоты У опорного генератора 3 и 4, то пары этих проекций — напряжений на соседних посылках будут отличаться. Это отличие (в обоих каналах 1 и 2 одинаковое по абсолютной величине, но противоположное по знаку) будет фиксироваться вычитателями 13 и 14 соответственно в каналия 1 и 2 путем вычитания напряжений большей проекции предыдущей посылки из ячейки памяти (элементов) 15 (16) с напряжением большей проекции текущей посылки, которое поступает с выхода ключей передачи корреляторов и выделяется селектором 11 (12). После выпрямления детекторами 5 и 6 выходных напряжений вычитателей 13 и 14 будут получены два тока приблизителыго одинаковые по величине и по знаку. Компаратор

19 при этом отработает на выходе нулевой потенциал.

Пусть теперь имеет место смещение частоты парциального сигнала такое, что его частота, например, близка к частоте опорного генератора 3, Пары больших проекций, получаемые на соседних посылках в корреляторах 7 и 9 становятся почти одинаковыми по абсолютной величине, а разность (по абсолютной величине) между парами .больших соседних проекций корреляторов 8 и 10 увеличивается. Таким образом, на выходе детектора 5 устанавливается почти нулевой ток, а выходной ток детектора 6 — увеличится, Разность этих токов, измеренная компаратором 19, дает сигнал смен ения частоты, абсолютная величина которого будет соответствовать абсолютному смещению частоты парциального сигнала, а знак укажет на направление этого смещения частоты.

Сумматор 40 и усреднитель 20 суммируют и усредняют сигналы смешения частоты других анализаторов 38 и 39, в результате усреднения происходит накопление энергии сигнала расстройки частоты, вследствие этого может быть повышена скорость подстройки частоты системой

АПЧ без уменьшения точности настройки. Таким образом увеличивается скорость работы системы АПЧ и уменьшается чувствительность дискриминатора к сосредоточенной помехе и замираниям.

Формула изобретения

Частотный дискриминатор по авт, св, N 518864, отличающийся тем, что, с целью увеличения помехоустойчивости, в него в каждый из каналов введены квадратурный коррелятор, селектор, элемент задержки, вычитатель и фазовращатель, который включен между выходом опорного генератора и пер4О вым входом квадратурного коррелятора, второй вход которого соединен со входной шиной, третий и четвертый входы квадратурного коррелятора подключены к выходам блока управления, а выходы соединены со входами селектора, выход. которого непосредственно и через элемент задержки подключен ко входам вычитателя, выход которого соединен со входом детектора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР N 518864 кл. Н 03 К 5/20, 01.07.74.

708503

Составитель В. Егорова

Техред О. Андрейко

Корректор М. Шароши

Редактор Б. Павлов

Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Заказ 8513/52 Тираж 995

0НИИПИ Государственного комитета СССР по делам изобретений и открытий

l 13035, Москва, Ж-35; Раушская наб., д. 4/5