Управляемый делитель частоты с частотно-временным разделением трактов счета

Управляемый делитель частоты с частотно-временным разделением трактов счета

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТИЗЬСТВУ

Соез Советских

Соцналнстнческнк

Республик

< 71 ИЗ6 (61) Дополнительное к авт. сеид-ву— (22) Заявлено 220977 (21) 2526916/18-10 с присоединением заявки М— (23) Приоритет— (51)М. КЛ.2.

G 04 Р 10/04

Государственный комитет

СССР по делам изобретений и открытий (53) УДК531.76 (088. 8) Опубликовано 250180. Бюллетень М 3

Дата опубликования описания 30. 01. 80 (72) Авторы изобретеии я

В. И. Иванов, В. И. Лутковский и A. В. Герасимов

Научно-исследовательский институт прикладных физических проблем Белорусского государственного университета им. В. И. Ленина (71) Заявитель (54) УПРАВЛЯЕмЬ1Й ДЕЛИТЕЛЪ ЧАСТОТЬ1 С ЧАСТОТНО-ВРЕИЕННУИ

РАЗДЕЛЕНИЕМ ТРАКТОВ СЧЕТА

Изобретение относится к измерительнойй технике и может быть использовано при построении время-измерительных комплексов, синтезаторов частоты, в анализаторах периода и формы электрических сигналов, а также для аттестации дискретных временных систем.

Известны управляемые делители частоты (1). Из известных устройств наиболее близким tIo технической суиности является делитель с переменным коэффициентом деления, который содержит две схемы совпадения, инвертор, устройства опознавания тракта быстро-15

ro и медленного счета, тракты быстрого и медленного счета и устройства сброса тракта быстрого и медленного счета (2 J..

Основ ными недос тат ками иэвест ного устройства являются невысокое быстродействие, низкая надежность и ограниченный диапазон изменения коэффициентаа деле ни я .

Целью изобретения является расширение. диапазона изменения коэффициента деления и повышение надежности устройства.

Указанная цель достигается тем, что в управляемый делитель частоты с частотно-временным разделением трактов счета дополнительно введены инвертор, пять схем совпадения, схема объединения, формирователь переключательных функций, два триггера и делитель с фиксированным коэффициентом деления, при этом выход первой схема совпадения через делитель с фиксированным коэффициентом деления одновременно соединен с входами второй и третьей схем совпадения, при этом второй вход третьей схемы совпадения соединен с одним из выходов формирователя переключательных функций, а ее выход через схему объединения соединен с установочным входом второго триггера, один выход которого соединен с вторым входом первой схемы совпадения, первый вход которой соединен со входом пятой схемы совпадения, через которую второй выход второго триггера соединен с входом тракта быстрого счета, второй we вход пятой схемы совпадения соединен с выходом первого инвертора, причем выход второй схемы совпадения соединен с входом четвертой схемы совпадения, второй вход которой одновременно соединен с третьим входом второй схем совпадения и с третьим вы711536

Зб

To + 1о. ) дед,в, про>:.о .,пение импульса входной последова ..-..ости х О через схему совпадения 21 на ", õoä устройства сброса

35 т are;. а быстрого счета 20, устанавливающего тракт быстрого счета 14 в нулево состояние и, одновременно, поступающего на выход устройства.

Коэффициент опознавания тракта быстрого счета Ко„б,в отличие от

Ir „>, может npинимать значения наЯ турального ряда чисел в указанных предел ах

3. ° ° ° °

При Ко„щ = 1 алгоритм Функционирования устройства изменяется и обуславливает новую его разновидность, а именно, алгоритм II, В этом случае в начале цикла деления триггер 15 находится в нулевом состоянии, в связи с чем схема совЬО падения 17 закрыта, схема совпадения

1 открыта и входное колебание с частотой Е поступает только на вход о делителя с Фиксированным коэффициентом деления 2. В результате этого на

- 65 выходе делителя 2 формируется послеходом формирователя переключательных функций, первый выход которого соединен через в"îðîé инвертор со входом седьмой схемы совпадения„ третий вход которой --оединен с выходом четвертой схемы совпадения, при этом третий вход четвертой схемы совпаде° ния соединен с выходом первого TpH1 " гера и, одновременно, через посх1едовательно соединенные устройство сброса тракта медленного .счета„ тракт медленного счета и устройство опознавани" "тракта медленного счета соединен с установочным входом первого триггер ., причем вход формирователя переключательных функций соединен со вторым входом устройства опознавания тракта медленного счета, а выход шестой схемы совпадения соединен одновременно через седьмую схему совпадения с установочны входоч второго триггера и через устройство сброса тракта быстрого счета соединен с вторым становочным входом первого трнггера, который, в свою очередь, через тракт бьк.трого счета соединен с входом усTpohc.ñrra опознавания трах та быстрого счета.

На чеоте>;, е изоьраже На структурная схема управляемого делителя частоты с частотно-временным разделением

--,.>актов счет», -астотно.-". еме1 .rrrк р..-.здепением тракTQB счета соде>>жит первую схему совпадения 1 делитель с фиксированным

/ коэффициентом деления 2, вторую схему совпадения 3, Формироват ель переключательных функций 4, первый триггер 5„ третью схему совпадения 6, четвертую схему совпадения 7, схему объединения 8,. устройство опознавания 9„ состоящее из устройстэа опознавания тракта медленного счета 10 и устройства опознавания тракта быстрого счета 11, тракт счета 12, состоящий из тракта медленного счета

13 и тракта быстрого счета 14, второй триггер 15, первый инвертор 16, пятую схему совпадения 17, устройст" во сброса ".Ч.8, состоящее из устройства сброса тракта медленного счета

19 и устройства сброса тракта быстрого счета 20, шестую схему совпадения 21, второй инвертор 22 и седьмую схему совпадечия 23.

Работает предлагаемое устройство следующим образом.

Принцип работы устройства в отличие от известных реализаций управляемых делителей частоты заключается в осуществлении видоизменяемого алгоритма деления исходной частоты в зависимости от текущего значения коэффициента деления из множества его возможных значений.

При этом попный алгоритм функционирования управляемого делителя час тоты в зависимости от заданного коэф фициента опознавания тракта медлен. ного счета можно разделить на три части: алгоритм I — при К оп.pA, = О; алгоритм II — при Коп,м, = 1t алгоритм III — при Код . = 2.

Алгоритм I функционирования устройств в а сост оит в следующем: услов ие

К = О обуславливает на вьходе формирователя 4 единичное значе ке ОИ.М.

t только переключательной функции

10 .((Kor1. ) (оп.м.) которая через схему объединения 8 ус

° танавливает триггер 15 в единичное состояние. Вследстэие этого схема совпадения I закрывается, схема совпадения 17 открывается и входная последовательность fe> поступает только на вход тракта быстрого счета 14. !

Io истечении времени Ток „, что соответствует моменту равенства числа сосчитанных импульсов трактом быстрого счета и установленного значения коэффициента опознавания тракта быстрого счета Ke,Ä.б,, на выходе устройства опознавания 11 формируется импульсный сигнал, разрешающий в момент

При этом триггер 15 остается в единичном состоянии, в связи с чем вышеописанный цикл деления по алгоритму I многок,ратно повторяется. На выходе устройства в этом случае формируется периодическая последователь45 ность с периодом Т„ = Т(К „ + 1) .

71153б с периодом Тв@*+p к

Выполняющееся при этом условие оПм обуславливает на выходе формирователя 4 единичное значение только одной переключательной функции Ю< (Коп, А.). (onì) 1 °

Единичное значение Й (Копм) обес- 1Î печивает через время б.ф,= а Кдеь.ф последовательное прохождение первого выходного импульса делителя 2 через схемы б и 8 на установочный вход триггера 15. В результате этого триг. гер 15 устанавливается в единичное состояние и далее цикл деления продолжается по ранее изложенному алгоритму I, При этом выходной сигнал с выхода схемы совпаденкя 21 проходит через схему 23 на установочный вход триггера 15 и сбрасывает его в исходное нулевое состояние. Далее цикл деления по алгоритму II многократно повторяется, а на выходе устройства формируется импульсная последовательность с периодом

ЗО т =т т =т (К „ф- )+

М о

+т (К „ +1)= ) (К е„фт К 2)

При коэффициенте опознавания трак-. 3> та медленного счета Коп.,-2 .управляемый делитель частоты функционирует по алгоритму III.

В этом случае в начале цикла деления триггер 15 находится в нулевом состоянии, в связи с чем схема совпадения. 17 закрыта, схема совпадения открыта и входное колебание fо поступает одновременно на вход схемы совпадения 3 и на вход делителя 2.

Так как в данном случае выполняется условие формирования единично о значения только переключательной функЦии Йз (К„п м.), йз(Ко„м) = 1, то наличие единичного значения ЙЗ(Копщ) на выходе формирователя 4 обеспечивает передачу с выхода схемы совпадения колебания с периодом

Т, = То (Кдел.ф + на вход тракта медленного счета 13.

При этом через время t =. Т -Коп ., что соответствует моменту равенства числа сосчитанных импульсов трактов медленного счета 13 и установленного значения коэффициента опознавания траКта медленного счета <оп, на выходе устройства опознавания 10 формируется импульсный сигнал, устанавливающий триггер 5 в единичное состояние. В результате этого тракт медленного счета 13 сбрасывается и удерживается в исхсдном нулевом состоянии

При этом, по истечении времени

Т = То(кделф,+ 1) с выхода схе 3 через схему 7 на выходе схемы объединения 8 выделяется импульсный сигнал периодической последовательности, устанавливающий триггер 15 в единичное состояние, и далее цикл деления продолжается по алгоритму I

Выходной сигнал с выхода схемы 21 через схему 23 сбрасывает триггер 15 в исхсдное состояние и, одновременно, сбрасывает в исходное состояние тракт быстрого счета 14 и триггер 5.

В связи с этим цикл деления по алгоритму III снова повторяется, а на выходе управляемого делителя частоты фсрмк,,-европ импульсная последовательнос-:. ь с перистом

М ОП.М."

ФТ (- и +1)-„ о- д.ел.Ф"")(Кon ì. ) (Коп.ь ")

В с бщем случае, период колебания на выходе управляемого делителя частоты определяется по выражению

Т б„,=1„(К „„)т„+ (К )т+1 (К )T=

Ч .Ч А ОЭМ 1 2 ОПМ 2 Ъ ОПМ 3

=К (.K,)T (К + ) +-r K

+Копь+2М (K. )т Г(К

on.ì. о - дел @ 1)(Кo„ +<)4

+(К „„1-3)1, Таким образом, в зависимости от зада-.ных коэфФицкентов опознавания

Копь и К „,„на выходе управляемого делителя частоты будут формироваться периодические последовательности с дискретно перестраивающимся периодом

Тчgö с шагом дискретной перестройки

At =. Ч о в предел" х

1 =Т вЂ”:Т -К .з ч. о о ч.э.ч.

Формула Изобретения управляемый делитель частоты с частотно-временным разделением трактов счета, содержащкй инвертор, две схемы совпадения и связанные между собой устройства опознавания тракта быстрого и медленного счета, тракты быстрого и медленного счета и устройства сброса тракта быстрого и мед" ленного счета, о т л и ч а ю щ и йс я тем, что, с целью расширения диапазона изменения коэФфициента деления к повышения надежности устройства, в него дополнительно введены инвертор, пять схем совпадения, схема объединения, Формирователь переключательных функций, два триггера и делитель с фиксированным коэффициентом деления, при этом выход первой

71 1536

20

Сост ав итель И. Эас ядни ков

Редактор fl. Бибер Техред Н. Бабурк а Корректор М. Вигула

Заказ 9009/34 Тираж т82 Подписное

ЦИИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент -, r. Ужгород, ул. Проектная, 4, схемы совпадения через делитель с фиксированным коэффициентом деления одновременно соединен с входами второй и третьей схем совпадения, причем второй вход третьей схемы совпадения соединен с одним из выходов формирователя переключательных функций, а ее выход через схему объединения соединен с установочным входом второго триггера, один выход которого соединен со вторым входом первой схемы совпадения, первый вход которой соединен с входом пятой схемы совпадения, через которую второй выход второго триггера соединен со входом тракта быстрого счета, второй же вхсд пятой схемы совпадения соединен с выходом первого инвертора, причем выход второй схемы совпадения соединен с входом четвертой схемы совпадения, второй вход которой одновременно соединен с третьим входом второй схемы совпадения и с третьим выхсдом формирователя переключательных функций, первый выход которого соединен через второй инвертор со вхо. дом седьмой схемы совпадения, третий вход которой соединен с выходом четвертой схемы совпадения, при этом третий вход четвертой схемы совпадения соединен с выходом первого триггера и, одновременно, через последовательно соединенные устройства сброса тракта медленного счета, тракт медленного счета и устройство опознавания тракта медленного счета соединен с установочным входом первого триггера, причем вход формирователя переключательных функций соединен с вторым входом устройства опознавания тракта медленного счета, а выход шестой схемы совпадения соединен сдновременно через седьмую схему совпадения с установочным входом второго триггера и через устройство сброса тракта быстрого счета соединен с вторым установочным входом первого триггера, который, в свою очередь, череэ тракт быстрого счета соединен с входом устройства опознавания тракта быстрого счета °

Источники информации, принятые во внимание при экспертизе

1, Ав торс кое свидетельств о СССР

Р 344590, кл. Л 04 F 10/04, 1972.

25 2. Лейнов М. Л., Качалуба В. С.

Рыжков А. В. Цифровые делители частоты на логических элементах. Энергия, М., 1975, с, 101-106.