Устройство для контроля блоков памяти

Устройство для контроля блоков памяти

Иллюстрации

Показать все

Реферат

 

Союз Советскнх

Социалистических

Ресиубими

ОП ИСА

ИЗОБРЕТ

К АВТОРСКОМУ СВИ

11636 (6I ) Дополнительное к авт. с (22) Заявлено 25.09,78 (21 с присоединением заявки М. Кл. г

11 С 29/00

ВеударетвевхМ квинтет

СССР ао делам нзебретение и открытка (23) Приоритет

Опубликовано 25.01.

Дата опубликования

Д)(681.327.

6 (088.8) (72) Авторы изобретения

А. Н. Иванов, В. П. Андреев, А. Н. Пресняков и В. М. Романов

° (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

БЛОКОВ ПАМЯТИ

Изобретение относится к области вь = числительной техники и может использоваться для контроля запоминающих устройств (ЗУ) .

Известно устройство для контроля запоминающих устройств, содержащее адресные блоки, блоки анализа, сревнения и регистрации, позволяющее формировать разные тестовые последовательности (1) .

1 /

Недостатком его является невозможность формирования режимов, обеспечивакнцих диагностику сбоев и отказов.

Наиболее близким техническим решением к предлагаемому изобретению явля ется устройство для контроля блоковпамяти, которое содержит счетчик, подключенный к блоку формирования адре-, сов,,коммутатор, счетчик циклов, подключенный к узлу сравнения циклов и узлу сравнения адресов, счетчик айресных операций и блох сравнения количест-, ва пиклов (2). Принятая. структура бло. ка= адресации позволяет реализовать динамические тесты бегающая 1 или О, шахматный порядок и переменное циклирование .

Недостатком известного устройства является то, что оно не может формировать режим циклического обращения к . . тестируемому блоку памяти по выбранной паре адресов.

11елью изобретения является расширение функциональных воэможностей путем формирования режима циклического обращения по паре адресов, Это достигается тем, что в устройстве для контроля блоков памяти, содержащее блок управления, соединенный со счетчиками и коммутатором адресны>с кодов, выход которого является выходоМ устройства, введены коммутатор адресов щ цикла, входы которого подключены к выходам блока управления, и блок сравнения, первый вход которого подключен к выходу коммутатора адресных кодов, второй вход подключен к выходу коммута71 тора адресов никла, третий вход подклю«чен к выходу блока управления, вход которого подключен к выходу блока сравнения.

На чертеже представлена структурная электрическая схема устройства для контроля блоков памяти, Устройство для контроля блоков памяти содержит блок управления 1, счетчик 2 (текущего адреса проверки А1), счетчик 3 (адреса хранения тестового.. слова A2), коммутатор адресов цикла

4, коммутатор адресных кодов 5, блок сравнения 6, контролируемое запоминающее устройство 7.

Устройство работает, следующим образом.

Для задания перечисленных тестовых программ обращения к запоминающему устройству 7 по адресам Аl и А2 должны чередоваться. Блок управления

1 в соответствии с алгоритмом выбранного теста выдает на коммутатор адресных кодов 5сигнал,,разрешающий по1 очередное прохождение к контролируемому запоминающему устройству 7 и блоку сравнения 6 адресного кода Аl или

А2 счетчика 2 или 3, а также изменяет состояние счетчиков 2 и 3. По тому же сигналу с блока управления 1 через коммутатор адресов цикла 4 на блок сравнения 6 поочередно проходят два адреса, набранные на клавишах блока управления 1. Таким образом, на блок сравнения 6 с коммутаторов 4 и 5 переменно проходят или адрес А2 хранения тестового слова и первый адрес

Al, набранный на клавишах блоха управления 1, или текущий адрес Аl и второй адрес А2, набранный на клавишах блока управления 1. Когда адрес А2 становится равным первому адресу Al, набранному на клавишах блока управления 1, блок сравнения 6, по сигналу с блока управления 1, формирует сигнал равенстsa этих адресов и запоминает его до тех пор, пока не станут равным адрес

1636 4 Аl. и второй адрес А2, набранный на клавишах блока управления 1, В момент, когда становятся равными обе пары адресов, блок сравнения 6 формирует сигнал, по которому блок управления

1 прекращает изменение состояния счеч чиков 2 и 3. Обращение к запоминающему устройству 7 идет теперь по неизмен-ным адресам Аl и А2, равным адресам, набранным на клавишах блока управления

1..

Основным преимуществом изобретения является BoaMo)KHocòü формирования режима циклического обращения по паре адресов и контроля адресного перехода«

Формула изобретения

Устройство для контроля блоков памяти, содержащее блок управления, соединенный со счетчиками и коммутатороМ адресных кОДОв, выхОд кОтОрОгО является выходом устройства, о т— . л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет формирования режима циклического обращения по паре адресов, ЗО в нег выданы коммутатор allp oa цикла, входы которого подключены к выходам блока управления, и блох сраь. нения, первый вход которого подключен к выходу коммутатора адресно кодов, второй вход подключен к выходу коммутатора адресов цикла, гретий вход подключен к выходу блока управления, вход которого подключен к выходу блока сравнения.

Источники информации, принятые во внимание при экспертизе

l. Авторское свидетельство СССР

No. 504250, кл. G 11 С 29/00, 2 5.02,76.

2, Авторское свидетельство СССР

М 526954, кл, И 11 С 29/00, 30.08.76 (.прототип), 711636

Составитель B. Муратов

Редактор О. Степина Техред Л. Алферова Корректор О. Ковннская

Заказ 9022/40 Тираж 662 Подписное

МНИИПИ Государственного комитета СССР по делам изобретений и открытий

11SO35, Москва, Ж-Й5, Раушская наб., д. 4/5

Филиал ППП "Патента гт Ужгород ул. Проектная, 4

IlnIl .патент 3ar, 2628- б5