Устройство для решения систем дифференциальных уравнений

Устройство для решения систем дифференциальных уравнений

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ нщ 714406

Ссиоз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву(22) Заявлено 241077 (2 l) 2539746/18-24 (51) М. Ил. с присоединением заявки ¹

G 06 F 15/32

Государственный комитет

СССР о делам изобретений и открытий (23) Приоритет

Опубликовайо 05.02.80. Бюллетень Мо. 5

Дата опубликования описания 050280 (53) УД1(681. 14 (088. 8 (72) Авторы изобретения

Г.Е. Пухов и И.Н. Войтенков

Институт электродинамики АН Украинской ССР (71) Заявитель (54 ) УСт:РОЙСТВО,ДЛЯ РЕШЕНИЯ СИСТЕМ

ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ

Изобретение относится к области вычислительной техники и может быть применено для решения с высокОй точностью систем обыкновенных нелинейных дифференциальных уравнений, например, в системах идентификации и управления динамических объектов.

Известны устройства для решения систем обыкновенных нелийейных дифференциальных уравнений (1), содер-. жащее блок управления, блок памяти, блоки управляемых ключей, блоки умножения, блоки сумматоров, интеграторов, функциональных преобразователей. Известные устройства поз-, воляют находить решение систем обыкновенных дифференциальных уравнений первого порядка в результате предварительного определения вектора производных искомых неизвестных,, и последующего его интегрирования.

Известно устройс.тво (2) для моделирования систем дифференциальных уравнений, содержащее блок управления, аналого-цифровой и цифроаналоговый преобразователи, блоки умножения, блоки аналоговых сумматоров, интеграторов, гибридных функциональных преобразователей, регистр Здре" са, дешифратор адреса, блок памяти, триггер записи, блоки управляемых ключей. Известное устройство позво- ляет находить решение систем обыкновенных нелинейных дифференциальных уравнений первого порядка, причем операции интегрирования, умножения, суммирования быстроизменяю- щихся переменных осуществляется в аналоговой части устройства.

Основным недостатком данного устройства является сравнительно невы-. сокая точность вычислений. Это обусf5 ловлено наличием существенных методических и инструментальных погрешностей. Так, необходимость квантования по времени всех или части компойент вектора правых частей в случае ана2Q логового интегрирования приводит к появлению значительной методической погрешности. Уменьшение последней путем повышения частоты квантования, либо применения сложных ана25 логовых экстраполяторов приводит либо к увеличению требуемого быстродействия части устройства, опреде.ляющей квантованные значения вектора правых Частей, либо к увеличению

3Q .инструментальной погрешности.

714406

Целью настоящего изобретения: является увеличение точности устрой ства для решения систем дифференциальных уравнений. Это достигается тем, что устройство для решения систем дифференциальных уравнений, содержащее блок управления, блок умно>кения, блок памяти, блок сумматоров и две группы элементов

И, дополнительно содержит блок рекуррентных вычислений, группу И умножителей, блок сравнения, три. блока накапливающих сумматоров и блок сдвига, причем выходы И умножителей группы соединены со входами блока сумматоров, выходы которого подключены к первой группе входов блока памяти и к первой группе входов блока умно>кения, вторая группа входов блока умножения подключена к первой группе выходов блока памяти и группе входов первого блока накапливающих сумматоров соответственно, входы }и умножителей группы подключены ко второй группе выходов блока памяти, выходы первого блока накапливающих сумматоров подключены к первому входу блока рекуррентных вычислений, первый, второй, третий, четвертый и пятый выходы блока памяти подключены соответственно к второму, третьему, четвертому, пятому и шестому входам блока рекуррентных вычислений, первый и второй выходы которого подключены к входам элементов И первой группы, выходы-которых подключены к первому

"входу"третьеГо .блока накапливающих сумматоров и к седьмому входу блока рекуррентных вычислений, второй выход которого подключен к второй группе входов бло а памяти и к первому входу второго блока накал}ивающих сумматоров, первый выход которого подключен к первому зходу голока сдвига, второй и третий входы которого подключены к шестому выходу блока памяти, второй выход второго блока накапливающих сумматоров и выход блока сдвига подключены к входам элементов И второй группы, первые выходы которых подключены к пер= вой группе входов третьего блока накапливающих сумматоров, выход которого соединен с первым входом блоКа сравнения, .выход которого подключен ко входу блока управления, выходы элементов И второй группы подключены к второй группе входов третьего блока накапливающих сум-=маторов и к восьмому входу блока рекуррентных вычислений; выходы блока управления подключены соот.ветственно к первому входу блока памяти, входу первого блока накапливающих сумматоров, второму входу второго блока накапливающих сумматоров, четвертому входу блока сдвига, входам элементов И первой и второй групп, входу третьей группы накапливающих сумматоров и ко второму входу блока-сравнения, блок рекуррентных вычислений содержит группу элементов ИЛИ, две группы умножителей, группу сумматоров, элементы НЕ, выходы элементов ЙЛИ группы подключе. .ы к первым входам умножителей первой группы, вторые входы которых подключены к пятому входу блока рекуррентных вычислений выходы умножителей второй группы подключены к первым axoqaM сумматоров группы, вторые и третьи входы которых годключены соответственно к выходам умножителей первой группы

5 и третьему" входу блока, выходы умножителей третьей группы подключены к нторому выходу блока непосредственно и через элементы НЕ к первому выходу блока, шестой, седьмой и восьмой входы которого соединены с первыми, вторыми и третьими входа20 ми элементов ИЛИ группы, первые и вторые входы-умножителей группы подключены соответственно к выходам сумматоров группы и второму зходу блока, первый и четвертый входы которого соединены с первыми и вторыми входами умно>кителей второй группы, На чертеже представлена блоксхема устройства для решения систем дифференциальных уравнений, Устройство содержит группу }} ум-, ножителей 1, блок 2 управления, блок 3 памяти, блок 4 сумматоров, блок 5 умножения, блок б накапливающих сумматоров, блок 7 ре уррентных

35 вычислений, первую групп r 8 элементов И, блок 9 накапливающих сумматоров, блок 10 сдвига, вторую груплений, запоминающих регистров.

Работу предлагаемого устройства можно пояснить на примере решения систем дифференциальных уравнений ни60 да:

+ акж+Вч(х.(Ы)=УЮ,x(oi= хо (1) . i3 x (t) где X (t) fx (}.) f — вектор неизвест% ных, А=fa ) 5=)Q О 1 — матрицы посИ

65 пу 11 элементов И,блок 12 накапливающих сумматоров, блок 13 сравнения.

Каждый блок группы t1 блока 1 умножения состоит иэ }}} умножителей по размерности нектора обрабатываемых величин, то есть группа И блоков

45 1 умножения образует матрицу умножителей 1 - 1, 2 - 1, ... и}-1, 1 - 2, 2 - 2,}n- 2, 1 — (И -1), 2 — (}}- l), .../ }}}-(И вЂ” 1), 1 -И, 2 — И, }}} — }} . Блок 4 сумматорон состоит

50 из }}>сумматоров 4 — 1, 4 — 2, 4 — }}>. Блок 5 умножения состоит из

И1 умножителей 5 — 1, 5 — 2, 5 — И1. аналогичную структуру имеют все блоки умножения, блоки сумматоров, 55 накапливающих сумматоров, элементов ИЛИ, элементов НЕ входящие .в состав блока ) рекуррентных вычис714406 тоянных коэффициентов, ()= f (<,)(-вектор правых частей 3(x(t)3=(y+(x(g)J)-нелинейная вектор-фукнция, $ —-время, x(o) — значение>(упри е = О, причем 3(«А))допускает разложение в ряд Тейлора в крестности некоторой точки )(, т. е. ч(х<р>)=ч<х -ч<х>(х<х>-x ) < -х > (9) .<х(р>-x > рч(х, >, +... p <х >

+РРЕК(+,)3. (2) (Р) д 1Г»(+)3

(х (C

Для решения с помощью предлагае» мого устройства система дифференциальных уравнений (1) должна быть представлена на основе правил и формул .преобразований Тейлора .. (T-преобразований), определяющих связи между оригиналом Х(Ои его Тиэображением )((4)в соответствии с соотношениями

= —, "„,, «()t ® Х(»,, (3)

Ьо.

1 где — символ перехода от)(()к Х(%) и, наоборот, от Х(<<) к х (4), H постоянный коэффициент, имеющий размерность 1, Ъ вЂ” аргумент, принимающий целочисленные значения О, 1, ° . °, оо, в виде соответствующих этой 40 системе дифференциальных уравнений

T-изображений. Для общего случая, когда радиус сходимости ряда (3) может быть меньше интервала (О, Т) интегрирования системы (1), последняя,45 прежде чем перейти к ее Т-иэображениям, должна быть предварительно представлена, путем подразделения ин>тервала (О, T) íà N равных подинтервалов Н = Т/N,,в которых ряд 50 (3) заведомо сходится, в виде системы локальных уравнений: а «)

+Ах-(Ф)1Вэ1 х-(e) -f (ñ), х (о)=х (1)1), (4)

55 где Е;(<)=1(1Н+C), <

У; х;Ф = (к )+.>.(x .) «(e1-x . +

„.„(,» (1(It>-х () (p> ((О-х ()

2 60

+ „(х ;) +"- y <1) р „. Ск„-<)3>

Р Сн, <=О,1,...,)1-1

Здесь „(х(+)3 — остаточный 15 член ряда, Систему (4) получают иэ исходной системы дифференциальных уравнений (1) в. результате последовательного переноса начала координат из точки

0 в точку 1„ =1Н, причем Г имеет смысл локального времени, изменяющегося от Г =О до 7 Н, а связи между 1 -м и (1 +1) -м локальными системами уравнений определяют из, условия непрерывности х(1)Н= x „., (о).

В соответствии с (3), система

Т-уравнений, изображающих - без учета остаточных членов ряда {2) систему локальных дифференциальных уравнений (4), принимает вид:

Ч; (k)=Y; (x )à(»)i

Р с 1. (» .)

Р

+ Z, — 1- р, — Х (»)-х „Ъ,(») (5)

"1

%+1

Н Х1 (1(+1)+((1«. <»)+" < Ъ Ч1 <»)+. +

Х (о) = к (i Н), + = ), 2,, »1,. где Y (») — )(=я дискрета (5-6) функций, изображающей (),=ю компоненту э„ (х; (е:)3 вектора ч (x;(ñ)3, Х1 Ж вЂ” 1=я дискрета функции,, изобра>кающей q, ûá компоненту X;+ (p) .вектора >(; (1;) F (е() — =я дискрета функции, изо<>ражающей q =to компоненту ; (c) вектора 1; «)номер последйего иэ учитываемых членов ряда (2), причем: (к; (о)-« „»=0

Х%(а(») 1 Ф(»)Ма г

Щ g1 l X. (»)-к <>,(») р:1= Р (»)

jа К! 1q, Еч« Р-1Г

Х,. (е)-x, -:gX; (4c(,) «< (» F,)

-Т=изображение Р=й степени оригинала (х„,),(с)-х 13 =Z. я,.

Предлагаемое устройство работает следующим образом. В соответствии с (5) для каждого 1-го подынтервала интервала (О, Tl интегрирования устройства вычисляет о совокупность векторов дискрет Х . (М) на

1<), основе соотношений: (») ч< (х -)a(»)+

p:c ч ;р <х \ <

Р р Й, tx <х>-t .q р., р!

Х< (».1)=„„Р. (»)-q g, (»)

Н Г

Ф ++1L× %1 11

" -Ор. Х1Ä(«)-Ъ 1(11(%)-. (7)

/ - -Ъ% Ч„. (»))

Х„-«>)tx (.1Н) (=<,2... »1, 714406 с то есть определяет векторы дискрет

Х„(о), Х (4),..., Х; (S), где 9 1 =)1 -максимальное число учитываемых на подынтервале интегрировании дискрет.

Число фактически учитываемых на 1-м подынтерваЛе дискрет и величина шага Н интегрирования кбнтролируются в устройстве" йа осснова" ссоостношеййя, определяемого свойствами преобразс ований (3):

Ьз (1) Х;0<)-Х „(о) Е, с где 6 - заданная величина, харак-.теризующая требуемую точность вычислений. Если число совпадашщих циФр (разрядов) в правой и левой частях выражения (8) недостаточно, то вычисления повторяются с целью определения большего числа дискрет Х„(4), (либо при уменьшенном шаге Н ).

Если условие (8) выполняется с удовлетворительной точностью, то устройство вычисляет вектор первых дискрет (1+1) — го подынтервала интегрирования в соответствии с выражением...

Ьз

)((о) х () - „=X X (a) (9)

1+ 1 )e=лН Ьо 1

:получаемым на основе свойств соотношений (3), (4), (5), после чего определяются векторы дискрет . .Х„„(1), Х;. „(2),..., Х; „(s )

Вычисления йовторяются аналогично до достижения конца интервала (О, Т) интегрирования системы (1).

Работа устройства начинается с выдачи управляющйх сигналов из блока 2 уйр Йиления на йервый вход блока 3 памяти и на вход накопительйосравйивающего блока 9. При поступлении этих сигналов происходит счйтывание из блока 3 памяти и запись

- В бЛОК 9 НаЧасЛЬ)1ЫХ уСЛОВИй. ОДНО-. временйо из блока 3 памяти на шестой вход блока 7 рекуррентйых вычислений поступает вектор Х (о), - "с.

1 . По сигналам из блока 2 управления осуществляется установка в нуль блоков накапливающих сумматоров. При поступлении на первый вход блока .3 памяти соответствующих сйгналов из блока 2 управления происходит считывание из блока 3 на первые входы йервого блока 1 умножения (1-.1, 2-1,..., п-1) группы )) блоков 1 умнбжения вейторса коэффициентов ч1 (wg1), а на вторые входы блока — считывание кода единицы. При поступлении сигналов из блока 2 на первый вход блока

3 псамястсисс сиз последнего йас" вторйес-входы 5 умножения считывается код

Едийицы. По" сИГйалсамс " суспрсавЛсеЪисяс ййз блока 2 на вход блока 6 направляющих сумматоров осуществляется суммирование первоначально установленного в нем кода нуля с величиной вектора ч;(х .„), поступающего с выходов блока 5 умножения.

2. Из блока 3 памяти считывается .на первые входы первого блока 1 умножения (1-1, .2-1, ..., й-1) значение вектора Z 1 (М) для текущего значения k на вторые входы— код единицы. На вторые входы блока

5 умножения иэ блока 3 памяти считывается значение вектора ч -(x ).

1 g1

По сигналам управления из блока 2 в блоке 6 накапливающих сумматоров осуществляется суммирование значения вектора ч„ (х .„) и вектора ч„ (х -;),«„.(4,) поступающего с выходов блока 5 умно- жения, т. е. вычисляется сумма первых двух слагаемых (;(1 ).

20 . 3. Иэ блока памяти на первые вхо ды группы 6 блоков"умножения считываются значения векторов « "(e) на

У вторые входы — значения векторов

«1-И-С) 1с=з, причем для первого

25 блока Г= О, для второго 8= 1 и т. д.

Таким образом на выходах блока 4 сумматоров формируется значение вектора 2„ A) в соответствии с выражениями (б). По сигналам управления из блока 2 управления полученное текущее значение Z .(P)(к) записывается в блок 3 памяти. На вто- . рйе входы блока 5 умножения считывается соответсствующее значение

35 У„- (х,;) р

Ю и полученное значение очередного

)/ с выслагаемого ч „ (х „- Z (f<)/Р! н хода блока 5 умножения поступа ет а входы блока 6 накапливающих

4() сумматоров, где суммируется с ripeсдМФщими.значениями Y (%),Опи ные операции повторяются, начиная ".с пункта 3 а 3, )11 раз, т. е. вычисляется текущее значение У (*), 1

По сигналам управления иэ бло„ка 2 инвЕртированный вектор(Х11(о)) дискрет с выхода блока 10 через блок 11 элементов И поступает на группу входов третьего блока 12 накапливающих сумматоров. По сигналам управления, поступающим из блока 2 на вход блока 12, осуществляется суммирование занесенного перноначально в него .кода нуля и зна55 чения вектоРа (- Х „«1(о)) дискрет. Из блока 3 памяти на второй третий, четвертый и пятый входы блока 7 рекуррентных вычислений считываются, соответственно, значения Н ((М+1) F; (1), (-В),(-А), ® т. е. реализуются соотношения (7) вычисляется текущее значение вектора ъ (+1)дискрет, которые со второго выхода блока 7 рекуррентных вычислений поступает на вторую групу5 riy входов блока 3 памяти, первый вход.71440б

10 второго блока накаплинающих сумматоров 9 и группу входов первого ,блока 8 элементов И, Осуществляется запись в блок 3 памяти вектора

Х(1+1) и суммирование его, в соотвествии с (9), с накапливаемой в блоке 9 суммой предыдущих векторов дискрет. Одновременно вектор Х„((<+1) через первый блок 8 элементон И поступает на первую группу входов блока 12, где вычисляется текущее значение левой части условия (8) и проверяется выполнение условия (8).

Если условие (8) выполнено, .то соответствующий код, поступающий с выходов блока 13 на вход блока 2 управления вызывает выдачу последним сигналом управления на второй блок

10 управляемых ключей, в результате чего вектор дискрет, полученный в соответствии с выражением (9), поступает со второго выхода блока 9 20 накапливающих сумматоров на носьмой вход блока 7 рекуррентных вычисл<.ний.

Следовательно, в следующем цикле работы устройства на восьмые входы блока 7 рекуррентных вычислений 25 поступает вектор Х;,„(о) = Й Х„-(Ю

< вместо вектора Х„(o1 . tfo сигналам управления, поступающим на блок 10, осуществляется сдвиг информации в последнем (сдниг вектора Х„- „ (о) ), а в блок 10 записывается вектор )(,, (О). Если условие

1 б4

1Н =T достих<ения конца интервала (0, Т) ныполнено, то вычисления ос- танавливаются, в противном случае. осуществляется следующий (1 +1)-й цикл работы устройства — анапогично описанному выше, начиная с пункта 1. Если условие (8) не выполнено, то по сигналам управления из блока 2 в следующем цикле работы 40 устройства на входы блока 12 поступает с первых выходов блока 7 рекуррентных вычислений инвертированное значение вектора Х; (Ю дискрет с помощью первого блока 8 элементов И осуществляется изменение знака слагае-., <<=6 1< мых н сумме 2 (-1) х„(«) выражения (8): по сигналам управления из блока 2 вычисления повторяются аналогично описанному выше, начиная с пункта 2, но с вторых выходов блока 7 рекуррентных вычислений через первый блок 8 элементов И на его седьмой вход поступает вектор х, (<+ 1) вместо вектора Х„ (<).

В дальнейшем работа аналогична: в зависимости от реэультатон проверки условия (8), осуществляется либо переход к следующему подынтервалу 6О интегрирования, либо вычисление следующего на текущем подынтернале вектора дискрет неизвестных.

Использование новых элементов блока рекуррент нх вычислений, груп пы И блоков умножения, накопительно-сдвигающего блока, блока накапливающих сумматоров и накопительносравнивающего блока, а также наличие новых связей между элементами позволит на основе жесткого контроля — в соответствии с выражением (8) — повысить точность результатон в каждом цикле вычислений, путем увеличения числа определяемых дискрет, либо уменьшения шага интегрирования.

Формула -изобретения

1. Устройство для решения систем дифференциальных уравнений, содержащее- блок управления, блок умножения, блок памяти, блок сумматоров и две группы элементов И, о т л и ч а ющ е еся тем,,что,,с целью повышения точности, Оно дополнительно содержит блок рекуррентных вычислений, группу <1 блоков умножителей, блок сдвига, три блока накапливающих сумматоров и блок сравнения, причем выходы блоков умножителей группы соединены со входами блока сумматоров, выходы которого подключены к первой группе нходон блока памяти и к первой группе входов блока умножения, вторая группа входов блока умножения подключена к первой группе выходов блока памяти и группе входов первого блока накапливающих сумматоров соответственно, выходы П1 умножителей группы подключены ко второй группе выходов блока памяти, выходы первого блока накапливающих сумматоров подключены к первому входу блока рекуррентных вычислений, первый, второй, третий, четвертый и пятый выходы блока памяти подключены соответственно к второму, третьему, четвертому, пятому и.шестому входам блока рекуррентных вычислений, первый и второй входы которого подключены к входам элементов

И первой группы, выходы которых подключены к первому входу третьего блока накапливающих сумматоров и к сепьмому нходу блока рекуррентных вычислений, второй выход кот6рого подключен к второй группе входов блока памяти и к первому входу второго блока накайлинающих сумматоров, первый выход которого подключен к первому входу блока сдвига, второй и третий входы которого подключены к шестому выходу блока памяти, второй ныход второго блока накапливающих сумматоров и выход блока сдвига подключены к входам элементов И второй группы, первые выходы которых подключены к первой группе входов третьего блока накапливающих сумматоров, выход которого соединен с первым входом блока сравнения. выход которого подключен ко входу

714406

Ц Заказ 9260/47 Тираж 751 Подписное

Филиал "ППП Патейт, г. Ужгород, Ул. Проектная,4 блока уйравления, выходы элементов

И второй группы подключены к второй группе входов третьего блока накапливающих сумматоров и к восьмому входу блока рекуррентных нычисленйй, выходы блока управления йодключены соответственно к первому входу блока памяти, входу первого блока накапливающих сумматоров, второму входу вторбго блока йакапливающих сумматоров, четвертому входу блока сдвига, входам элемен тов И первый и второй групп, входу третьей группы накапливающих сумматоров и ко второму входу блока сравнения, .1

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок

:рекуррентных вычислений содержит группу элементов ИЛИ, две группы умножителей, группу сумматоров, элементы Не, причем выходы элементов ИЛИ группы подключены к первым входам умножителей первой группы, вторые входЫ которых подключены

" к- пятому входу блока рекуррентных вычислений, выходы умножителей второй группы подключены к первым входам сумматорой группы, вторые и третьи входы которых подключены соответственно к выходам умножителей пеРвой группы и тРетьему входу блока, выходы умножителей третьей группы подключены к второму выходу блока непосредственно и через элементы НЕ к первому выходу блока, шестой, седьмой и восьмой входы которого соединены с первыми, вторыми, третьими входами элементов ИЛИ группы, первые и вторые входы умножителей третьей группы подключены соответственно к выходам сумматоров

15 группы и второму входу блока, первый и четвертый входы которого соединены с первыми и вторыми входами умножителей второй группы.

-Источники информации, 20 принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 383085, кл. G Об G 7/34, 1973.

2. авторское свидетельство СССР

9 481041, кл. G 06 G 7/34, 1975 5 (прототип) °