Устройство для контроля памяти

Устройство для контроля памяти

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик » 714503

Ф л

- 1, I ..>ф;. Pf „ /

4:g . у Ф

> ) "р;, > 4 (51)М. Кл. (61) Дополнительное к авт. свид-ву(22) Заявлеио26,09.77 (26) 2529834/18-24 с присоединением заявки % (23)ПриоритетОпубликовано 05.02.80„Бюллетень М 5

Дата опубликования описания 10.02.80

G 11 С 29/00

Гасударстивиимй кем«тет

СССР йв делам «зобрвтений и атхрытив (5З) MK 681.327.. 17 (088.8) (72) Авторы изобретения

В. А. Тимченко, В. Д. Маркота и B. Ф. Вязовой

Конструкторское бюро Днепропетровского радиозавода (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАМЯТИ

Изобретение отно>.:ится к области запоминаюших устройств.

Известно устройство для контроля памяти, которое содержит выходной регистр> вход которого подсоединен к выходу бло-

5 ка памяти, а выход — к блоку сравнения, счетчик адресов, разрядные выходы которого подсоединены к блоку останова по адресу и запоминающему блоку, а выходк блоку управления P).

В этом устройстве оценка работоспо собности массива ячеек блока памяти, определяемого начальным адресом, уста- навливаемый в счетчике адресов и конечным адресом, заданным в блоке останова по адресу, производится по результату сравнения поразрядной суммы по модулю . два всей считанной информации с конт= рольной поразрядной суммой по модулю два всех чисел заданного массива. Такая оценка работоспособности блока памяти не позволяет выявить неисправности при четном их количестве в разрядах контролируемых чисел. Из известных устройств наиболее близким техническим решением к данному изобретению является устройство для контроля памяти, содержащее выходной регистр, вход которого подключен к входу устройства, а выход - к одному из входов блока сравнения, счетчик адресов, выходы которого соединены с входами блока останова по заданному адресу и одним из выходов устройства, а вход — с блоком управления, коммутатор, входь| которого подключены соответственно к выходу и входу преобразователя кодов и входу устройства, а выход соединен с входом счетчика контрольного кода, вы>ход которого подключен к входу блока останова по контрольному коду, другому входу блока сравнения и другому выходу устройства (2)

Это устройство при контроле постоянного блока памяти не позволяет опр». делить разряды, в которых имеется чет ное количество ошибок (искажений информаи ии), а также количество так их

3 7145 разрядов; ато, в свою очередь, приводит к увеличению времени контроля, так как

" для локализации всех ошибок требуется последовательная проверка всех разрядов блока памяти. КроМе того, в атом уст" ойстве трудно сравнить результаты обшей проверки работоспособности блока с поразрядным контролем.

При контроле блока оперативной памятй йе осуществляется общий контроль. io

его работоспособности (обнаружение о&mего количества ошибок) и не определяется зона массива, в котором обнаружены ошибки. Белью настоящего изобретения явля- 15 ется повышение быстродействия и упрощение устройства.

Поставленная цель достигается тем, что устройство содержит счетчик ошибок, регистр адреса первой ошибки, индикатор go нулевого состояния счетчика ошибок, элементы И и элементы ИДИ, входы которых подключены соответственно к выходам блока сравнения и коммутатора, а выходы — к одним из входов элементов 25

И,:другие входы которых соединены с выхоаеми блока управления, входы регистра адреса первой ошибки подключены соответственно к выходу счетчика адресов, входу блока управления и выходу инди- 30 катора нулевого состояния счетчика ошибок, соединенного с счетчиком ошибок, входы которого подключены к выходам алементов И.

На чертеже изображена блок-схема предложенного устройства.

Устройство содержит алемент И 1, имеющий выход 2, элемент И 3, элементы ИЛИ 4 и 5, счетчик 6 ошибок, кото- 4О рый выполнен реверсивным, индикатор 7 нулевого состояния счетчика ошибок, регистр 8 адреса первой ошибки, счетчик

9 контрольного Koggl выполненный по схеме вычнтающего счетчика с установоч- 45 ными входами, счетчик 10 адресов, блок 11 останова по заданному адресу, блок 12 останова по контрольному коду, блок 13 управления, имеющий выход 14, выходной регистр 15, блок 16 сравнения, распределитель 17 импульсов, который состоит из коммутатора 18 и преобразователя 19 кодов, служащего аля преобразования параллельного коде в после довательный.

К входам и выходам устройства подключается контролируемый блок 20 памяти, который может быть либо блоком

03 4 постоянной памяти (БПП), либо блоком оперативной памяти (БОИ).

Входы элементов ИЛИ 4 и 5 подключены соответственно к выходам блока

16 и коммутатора 18, выходы — к оаним из входов элементов И 1 и 3, аругие входы. которых соединены с выходами блока 13, входы регистра 8 подключены соответственно к выходу счетчика

10, входу блока 13 и выходу индикатора 7, соединенного с счетчиком 6, входы которого подключены к выходам элементов И 1 и 3.

Устройство позволяет осуществить общий контроль работоспособности блоков БПП и БОП, а также локализацию искажений информации в них.

Устройство работает по слеауюшему принципу: общий контроль работоспособности блока памяти -,локализация ошибок в нем.

Рассмотрим в качестве примера работу устройства при контроле блока постоянной памяти.

Первоначально идет общая проверка работоспособности блока 20 (выявление ошибок в информации или подтверждение исправности блока), аля этого внешнее автоматическое контролирующее устройство (ВАКУ) (ВАКУ и его связи с устройством для контроля памяти не показаны) устанавливает в счетчике 9 конт. рольный код, представляющий собой общее количество единиц всех разрядов контролируемого массива блока 20, через коммутатор 18 подсоединяет счетный вход счетчика 9 контрольного кода к выходу преобразователя 19 кодов, в счетчике 10 адресов устанавливает начальный адрес проверяемого массива блока 20, конечный адрес которого устанавливает в блоке 11 останова по заданному адресу.

По команде Пуск блок 13 управления начинает выдавать импульсы в блок

20 на считывание чисел из проверяемого массива и на счетный вход счетчика 10 для пересчета адресов проверяемого массива.

Считанные числа с выхоаа блока 20 поступают на счетные вхоаы выходного регистра 15 и на входы преобразователя 19 и коммутатора 18. Все единицы чисел в последовательном коде на выходе коммутатора 18 подаются на счетный вход счетчика 9 контрольного кода, при атом в счетчике 9 происходит вычи- тание поступающих еаиниц из контроль7

При появлении од«ого из сит «алов

"Останов" блок 13 у«ровне«ия в« дает «а один из входов элема«та И 3 сигнал который открывает элемент И 3, после чего считанные еди«ицы с,выхопа коммутатора 18 поступают как на счетный вход счетчика 9, тяк и через элемент

ИЛИ 5, эпеме«т И 3 «а счетный вход

5 7145 ной суммы (контроль«ого кода), установленной в счетчике 9. Одновременно происходит сравнение содержимого счетчика 10 адресов с конечным адресом, записанным в блоке 11 останова по

Ф заданному адресу, а блок 12 останова по контрольному коду, представлявший собой, например индикатор нулевого состояния, следит за состоянием счетчика

9, и в выходном регистре 15 происходит i0 поразрядное суммирование по модулю два всех считанных чисел.

Подтверждение исправной работы блока 20 и прекрашение контроля происходит тогда, когда появляются одновременно 15 сигналы Останов с выхода блока 11 останова по заданному адресу и с выхода блока 12 останова по контрольному коду. В этом случае блок 13 управления передает в ВАКУ сигнал Запомння- 20 юший блок исправен".

Сигнал с выхода блока 11 появляется тогда, когда содержимое счетчика

10 адресов срав«ивается с содержимым блока 11, т.е, тогда, когда проверен весь зада«ный массив блока 20.

Сиг«ал с выхода блока 12 появляет ся тогда, когда содержимое счетчика 9 будет рав«яться «упю, т.е, тогда, когда количество считанных единиц всех чисел З0 равняется заданному коду по данному массиву блока 20.

Неод овреме««ое появление сигналов

Останов" говорит о наличии искажений (ошибок) в считанной информации, т. е. 35 о неисправной работе блока 20 в заданном массиве.

При появле«ии на входе блока 13 управления только одного из сигналов

Останов" работа по контролю бпока 20 не прекрашается, а в дальнейшем происходит подсчет обшего количества ошибок в считанной информации. Для этого с выхода блока 13 улравле«ия на один из

45 входов элемента И 1 выдается сигнал, который открывает элемент И 1, после чего едшпщы считанных чисел с выхода коммутатора 18 поступают не только ла счетный вход счетчика О, «о и через

50 элемент ИЛИ 4, элеме«т И 1 «а один иэ счетных входов счетчика 6 ошибок, при этом в счетчике 6 будет происхо» дить суммирование искажений информации в сч«тя«ных числах, количество которых

55 ограничивается вторым сигналом "Оста«ов", поступяюшим в блок 13 управле««я ««бо от блока 11 оста«овя по заI

03 6 данному адресу, либо от блока 1 останова по контрольному коду. Г1олучив второй сигнал Останов блок 13 управ-пения сннмает сигнал с входя элемента

И 1 и прекращает контроль блока 20.

Наличие ошибок, записан«ых в счет» чике 6, определяется индикатором 7, при этом на выходе индикатора 7 будет сигнал, обуслявливаюший форм«рова«ие в блоке 13 управления сигнала Блок памяти неисправен", который «ередяется в ВАКУ.

Пя этом заканчивается обшля проверка работоспособности блока 20, Для поразрядной локализации ошпбок в заданном массиве блока 20 из ВАКУ в блок 16 сравнения вводится контрольная поразрядная сумма по модулю два всех чисел зада«ного массива, после чего происходит сравнение с поразрлд«ой суммой по модулю двя всех счита««ых чисел, эафиксирова««ой в выходном регистре 15.

Разряды, в которых имелось «счет«ое количество ошибок в сч«та««ой и«формации, определяются наличием с«г«апов «а соответствуюших разрядных выходах блока 16 сравнения («е показл«ы).

Те разряды блока 20, в которых имелось четное количество ошибок, и разряды, в которых не имепось вообшо искажений информации, с помошью блока 16 сравнения обнаружить невозможно. 11оэ» тому дальнейшая поразряд«ал локализация ошибок в блоке 20 про«сход«т слодуюшим образом.

По сигналу от ВАКУ «еропаотсл коl манда «а последователь«ую поразрядную проверку разрядов блока 20, в которых зафиксированы ошибки по модулю два.

Процесс проверки блока 20 про«сходит

&«алогично О«пса««ому выше> только в этом спучае, в счетчике U контрольного кода устанавливается ко«тропь«ля сумма единиц, проверяемого разряда, а с «омошью коммутатора 18 «одключя тсл выход блока 20 проверяемого разряда к счетному входу счетчика 9 контрольного кода.

7 7145 счетчика 6 ошибок, при этом в счетчике

6 будет происходить вычитание ошибок проверяемого разряда вз общего количеств ва ошибок всех разрядов, зафиксирован, ных при общем контроле блока 20. После получения второго сигнала Останов" блок 13 управления снимает сигнал с ззхода элемента И 3 и передает в ВАКУ

1 сигнал об окончании проверки блока 20 по данному р&зрядуа Получив этот сиг !О нал,ВАКУ передает команду на проверку следующего разряда. После последовательной проверки всех разрядов, в которых обнаружены ошибки по модулю два, и если при атом счетчик 6 ошибок установился в нулевое состояние, что обнаруживается индикатором 7, на: выходе индикатора 7 появляется сигнал

Останов контроля", при этом блок 13 управления передает в ВАКУ сигнал о

Контроль БПП закончен" и в этом случае подтверждается безошибочность конч роля по модулю два.

Если же в счетчике 8 ошибок нуле вое состояние не установлено, то это показывает, что контроль по модулю два не точный и в блоке имеются разряды с четным количеством ошибок., Для локализации этих разрядов произ водится поочередная проверка оставшихся разрядов блока 20. Проверка закан чивается тогда, когда счетчик 6 ошибок установится в нулевое состояние. Даль« нейшая проверка БПП не имеет смысла, так как локализованы все ошибки.

В описанном устройстве не только

40 но и отпадает необходимость контроля всех разрядов блока памяти.

03, 8

Формула изобретения

Устройство для контроля памяти, содержащее выходной регистр, вход которого подключен к входу устройства, а выход - к одному из входов блока сравнения, счетчик адресов, выходы которого соединены с входами блока останова по заданному адресу и одним из выходов устройства, а вход - с блоком управления, коммутатор, входы которого подключены соответственно к выходу и входу преобразователя кодов и входу устройства, а выход соединен с входом счетчика контрольного кода, выход которого подключен к входу блока останова по контрольному коду, другому входу блока сравнения и другому выходу устройства, о т л и ч а ю m е е с я тем, что, с целью повышения быстродействия устройства, оно содержит счетчик ошибок, регистр адреса первой ошибки, индикатор нулевого состояния счетчика ошибок, элементы И и элементы ИЛИ, входы которых подключены соответственно к выходам блока сравнения и коммутатора, выходы - к одним из входов элементов И, другие входы которых соединены с выходами блока управления, входы регистра адреса первой ошибки подключены соответственно к выходу счетчика адресов, входу блока управления и выходу индикатора нулевого состояния счетчика ошибок, соединенного с счетчиком ошибок, входы которою подключены к выходам элементов И, Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

34 357584, кл. Я 11 С 29/00, 1969.

2, Авторское свидетельство СССР

% 413530, кл, 9 11 С 29/00, 1972 (прототип) .

7 14503

Составитель В. Рудаков

Редактор А. Герцен Техред О. Легеза Корректор С. Шекмар

Заказ 9301/52 Тираж 662 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж 338, Раушская наб,, д. 4/5

Филиал ППП Патент ° r,Óæãîðîä, ул. Проектная, 4