Устройство для синхронизации вычислительной системы

Устройство для синхронизации вычислительной системы

Иллюстрации

Показать все

Реферат

 

О и и с "- И К:,, (i i> 717774

Свез Советских

Социалистических

Респубиии

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (Bl ) Дополнительное к авт. свид-ву (5l)M. Кл.

С 06 F 15/16, (22) Заявлено 04. 10. 76 (21) 2409473/18-24

\ с присоединеннехт заявки М (23) Приоритет

ВаулврспенЮ квинтет

CCCP

N йалан ямбретеияя и етхрытяа (53) УДК681.3 (088.8)

Опубликовано25,02,80. Бюллетень М 7

Дата опубликования описания 28.02.80 (72) Автор изобретения

В. П. Хельвас » (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗЛБИИ ВЫЧИСЛИТЕЛЬНОЙ

СИСТЕМЫ

3 2

Изобретение относится к области вы ство для синхронизации вычислительной . числительной техники и может быть «с»- системы, содержащее генератор тактовых пользовано при построении вычислительньпС . импульсов, управляющий и управляемые систем на базе нескольких однотипных распределители импульсов, блоки управлецнф числительных машин.: ния по числу управляемык распределитеS

Известно устройство для синхронива-: лей импульсов, первые группы входов коции вычислительно снс ой нстемы содержащее торых подключены к выходам соответстгенератор, делители частоты. триггерИ. -. вующих управляемых распределителей имэлементы"ИЛИ НЕ (Ц. - " - пульсов, а вторые - к управляющим sxoУ и о спользуется для группо дам устройства, причем выхоДы всех расстро ство и т© вой синхронизации обеспечивая сходимость, пределителей импульсов являются выхода временных диаграмм синхронизирующй» :" :ми устройства g3. схем блоков к о ще сис б и системе отсчета вре- . Недостатком данного устройства явля мен не прерывая нх рабож. Устройство" ется большой обьем оборудования, а такспособно обеспечивать синхронную работу же низкая надежность, обусловленная на пространственно разобщенных схем ситро- личием "гонок в логических цепях, кото низации или блоков ев разделен б д лен«я на ве» рые приводят к уменьшению длительности отдельных тактовых импульсов и появледущие нли ведомые.

Недостатком етого устройства являет- нию ложных импульсов.

cs низкая надежность и льшо большой объем Целью изобретения является упрощение я необходимого для его реа- х новытшение надежности устройства для оборудования, не синхоониэации вычислительной системы. лизацни;

Наиболее близким по техническому ре« Поставленная цель достигае тся тем шению к предлагаемому является устрой- что устройство для синхронизации вычис717774

3 лительной системы содержит триггер управления, единичный вход котброТФ подключен к первому, а нулевой вход — ко второму выходу управляющего р»асйределителя, две группы элементов И и группу элементов ИЛИ с числом элементов в каж«

I дой труппе, равным числу управляемых распределителей, первые входы элементов

И обеих групп подключены к -первому выходу генератора тактовых импулн=ов и пер- 0 вому входу уцравляющего распределителя, вторые входы элементов И первой группы подключены к прямому, а второй группы- к инверсному выходу триггера управления, третьи в»ходы элементов И второй группы подключены к выходам соответствующих блоков управления, выход каждого из труппы элементов ИЛИ подключен к первому входу жответствующего уйравляемого распределители импульсов, первый и . 2О второй вход каждого элемента ИЛИ подключены к выходу соответствующего элемента И первой и второй группы соответственно, второй выход генератора тактовых импульсов соединен со вторыми входами всех распределителей импульсов.

На фиг. 1 представлена функциональная схема устройства для синхронйзации вычи слительной системы, на фиг. 2 - возмож, ная схема блока управления; на фиг. 3— временная диаграмма устройства.

Устройство (см. фиг. 1) содержит генератор тактовых импульсов 1, двухтактный управляющий.ра»спредеййтель импульсов 2, двухт.вктные управляемые распределители импульсов,3, триггер управления 4, блоки управления 5, элементы И

6 первой труппы, элементы И 7 второй группы, группу элементов ИЛИ 8. Каждый блок управления 5 (см. фиг. 2) содержит эле»мейты И 9-16, ИЛИ 17, 18 и триггер 19. Устройство работает следующим образом.

Генератором 1 тактовых импульсов фор45 мируются две сдвинутые друг относитель-, но друга на 1/2 периода серии тактовых импульсов ГИ1 и ГИ2 (см. фиг. 3). Серия импульсов ГИ2 поступает на входы всех распределителей 2, 3 импульсов. Серия импульсов ГИ1 поступает на вход распределителя 2 импульсов й»епосредственно, а на входы распределителей 3 импульсов через логические цепи на элементах И 6, 55

7, ИЛИ 8. Поступление серии импульсов

ГИ1 на входы распределителей импульсов управляется блокамн 5 управления и триггером 4.

Рассмотрим работу устройства на примере синхронизации одного из распределителей 3 импульсов с распределителем 2 (рассматривается случай совпадения так1 товых импульсов обоих распределителей).

Все распределители импульсов формируют четные импульсы из серии ГИ2, а нечетные - из ГИ1, причем, если после подачи на распределитель импульсов импульса

ГИ2 .и формирования соответствующего четного импульса" следующий импульс ГИ1 на него не поступает, то при поступлении очередного импульса ГИ2 на выходе рао- пределителя формируется тот же четный выходной импульс

Распределителем 2 импульсов из входных серий импульсов ГИ1 и ГИ2 формируются восемь выходных сигналов ТИ1-ТИ8, как это показано на временной диаграмме (см. фиг. 3). Два из них (в рассматрива,емом случае ТИ8 и ТИ2) подаются на единичный и нулевой входы триггера, на

I выходах которого формируются стробы, (8-2 ).

Допустим, что в момент, когда подана

I команда на синхронизацию распределите;лей импульсов, они работали таким обра зом, что сигнал ТИ8 распределителя 2 . совпадает с сигналом ТИ4 распределите, ля 3, как это показано на временной диаграмме.

Формирование строба 8-2 в данном случае обеспечивается блоком управления 5.

После того, как распределителем 3 будет сформирован импульс ТИ4, сигналом с нулевого выхода триггера 4 и сигналом с выхода блока управления 5 будет заблокирована подача на этот распределитель импульса ГИ1, и при поступлении следующего импульса ГИ2 на его выходе появится повторно. импульс ТИ4, после чего снимается блокировка импульсов ГИ1. После формирования импулы:а ТИ2 повторяется блокировка импульса ГИ1, повторно выдается импульс ТИ2, который уже совпадает во времени с импульсом ТИ2 распределителя 2, т.е. оба распределителя импульсов, начиная с этого момента \на временной диаграмме указан стрелкой), работают синхронно.

При синхронной работе распределителей импульсов стробы с нулевого выходе триггера управления 4 и с выхода блока управления 5 совпадают во времени, но различаются по полярности, Это обеспечивает. прохождение импульсов ГИ1 на вход рас пределителя 3 для формирования импульсов

ТИ1 через элемент И 7, а для формироваизобретения

Формула

Устройство для сиихронызацыы вычислительной системы, содержащее генератор тактовых импульсов, управляющий ы управ35 лиемые распределители импульсов, блоки управления по числу управляемых распре-, делителей импульсов, первые группы вхо- дов которых подключены к выходам соответствующих управляемых распределителей

5 7177 рыя ымпульсов ТИЗ, ТИ5, ТИ7 - через элемент И 6.

Рассогласование тактовых сеток рас-пределителей импульсов, вызванное сбоем, устраняется автоматыческы, без участия оператора и программы.

Все управляемые распределители импульсов могут одновременно функцыоы фо- вать с различным относительно друг друга сдвигом тактовых сеток, в завысымос- 1о ты от режимов работы системы.

Предложенное устройство для синхронизации вычислительной системы выгодно отличается от ранее известных высокой надежностью ы меньшим количеством оборудованыя.

Повышеные. надежносты, а .именно ыс» ключеные укороченных ы ложных тактовых: импульсов, достигнуто путем обеспечения достаточного промежутка времени (равно- 20 го периоду следования тактовых импульсов) между двумя (последовательнымы) изменениями состояний входов элементов И.

Уменьшение количества оборудования

25 достигнуто благодаря исключению блока управления управляющего процессора ы упрощению логыческой часты устройства.

74 6 импульсов, а вторые — к управляющим вхо дам устройства, причем выходы всех распределителей импульсов являются выхода мы устройства, о т л ы ч а ю щ е е с я тем, что, с целью упрощения и повышения надежности устройства для синхронизации вычыслйтельной системы, оно содержит триггер управления, единичный вход которого подключен к первому, а нулевой входко второму выходу управляющего распределителя, две группы элементов И и груп пу элементов ИЛИ с числом элементов в каждой группе, равным числу управляемых распределителей, первые входы элементов

И обеих групп подключены к первому выходу генератора тактовых импульсов ы первому входу управляющего распределители, вторые входы элементов И первой груп пы подключены к прямому, а второй группы - к инверсному выходу триггера управления, третьи входы элементов И вто: рой группы подключены к выходам соответствующих блоков управления, выход каждого из группы элементов ИЛИ подключен к первому входу соответствующего управляемого распределителя импульсов, первый и второй вход каждого элемента

ИЛИ подключены к выходу соответствующего элемента И первой ы второй группы соответственно второй выход генератора тактовых импульсов соединен со вторыми входами всех распределителей импульсов.:

Источники информации, принятые во внимание пры экспертизе

1. Патент США М 3787665, кл. G 06 F 15/48, 1974.

2. Авторское свидетельство СССР

Q 458829, кл. G 06 F 1 5/1 6, 09.04. 73 (прототып).

" 7l7774

УФ 4®7ММЯ ФФ

Аиды

Фы.». /

Л ЗЧ .

< Р4Мюьь"

ax2 ™ тиа

1 тнв тну

Тн7 Ь ю.,074

Рь х1"/4) гюФ

М тиЮ

Юе,к ТИ7

ТЯФ

7ifg

Юйи,f ма 3

0НИИПИ Заказ 9849/67

Тираж 751 Подписное

Филиал ППП Патент, г. Ужгород,.уп. Проектная, 4