Динамическая ячейка памяти

Динамическая ячейка памяти

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистических

Республик

«ii720512

1 5

t (61) Дополнительное к авт. свид-ву (22) Заявлено 08.01.74 (21) 1988896 18-24 с присоединением заявки №вЂ” (23) Приоритет—

Опубликовано 05.03.80. Бюллетень №9

Дата опубликования описания 15.03.80 (5l) M. Кл .

G 11 С 21/00

Государствеииый комитет (53) УДК 681.327. .66 (088.8) по делам изобретений и открытий (72) Авторы изобретения В. М. Голованевский, С. А. Коган, Л. И. Тильман и А. С. Шпитальник (71) Заявитель Проектно-конструкторский институт конвейеростроения (54) ДИНАМИЧЕСКАЯ ЯЧЕЙКА Г(АМЯТИ

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в устройствах управления, в частности, в установках непрерывного транспорта.

Известна динамическая ячейка памяти, содержащая запоминающие элементы, которые взаимно считывают и подготавливают друг друга тактовыми импульсами ti — t4 (11.

В этой ячейке памяти сигнал помехи не усиливается многократно.

Недостатком данной ячейки памяти является то, что она генерирует импульсы как во включенном, так и в выключенном состоянии. Поэтому состояние запоминания определяется по такту временного сигнала, что не всегда приемлимо.

Наиболее близкой к изобретению по технической сущности является динамическая ячейка памяти, выполненная на ферриттранзисторных модулях и состоящая из элемента запрета и элемента задержки (2j.

Сигнал включения подается в такте ti на вход подготовки модуля задержки, сигнал выключения — на вход гашения элемента запрета. Элемент запрета считывается тактовым сигналом ti, а модуль задержки— сигналом t Ячейка памяти имеет амплитудный выходной сигнал. При сигнале выключения он равен нулю, а при сигнале включения — выходной сигнал в виде серии импульсов может быть снят с элемента запрета или модуля задержки. Элемент запрета и модуль задержки взаимно подготавливают друг друга. При попадании на элементы сигнала помехи, достаточной для перемагничивания этого элемента по частичной петле гистерезиса, сигнал помехи будет многократно усилен, передаваясь от элемента к элементу по кругу. Поэтому, схема прототипа обладает низкой помехоустойчивостью, что является ее существенным недостатком.

Целью изобретения является повышение помехоустойчивости ячейки памяти.

Г1оставленная цель достигается тем, что в динамической ячейке памяти, содержащей запоминающие элементы, выход первого из которых соединен с первым выходом ячейки памяти и с первым входом считывания второго запоминающего элемента, выход которого соединен с первым входом считывания первого запоминающего элемента, вто7205

tz

1 е 16!

)7 !

/д E д

I

1 !

1 Хр ф% !

Тг !

Сг)стан}}те.}е,). Вир<1ини

Редактор Д. Ме))у})ни)дили Те)}ред К. Шу:-Ри Корректсп Г Рееве-инк

;=.нк:и: )".Л},)3!) 1 нрав 662 l е д - » « и и "

ЦН И И ПИ Гис}днрствеинигн ко."-нтетн ССС}- ии делим и306Ретсии} . : ".: iJ .i .:

113035, Ммкна, Ж вЂ” 35, Рд)иискки инб., д. !5

Фндидд П и П «П)дтент», г. ужгнрни. )и. ПР}п кис и

Однако величина выходного сигнала помехи элемента 1 будет недостаточна, чтобы полностью считать элемент 2 и он останется практически в состоянии «1». С выхода элемента 2, считанного элементом 1, усиленный сигнал помехи подготовит элемент 3. Так5 товый сигнал по шине 5 считает элемент 3 и ее выходной сигнал подготовит элемент 1.

Тактовый сигнал по шине 6 считает полностью частично считанный элементом 1 элемент 2, выходной сигнал которого считает элемент 1 и подготовит элемент 3. Тактовый 16 сигнал по шине 7 погасит элемент 3 и подготовит элемент 2. Таким образом, схема остается в исходном состоянии. В любом другом такте сигнал помехи не воспринимается вообще.

1!одобным образом схема защищена от яомс; !o д!),г}!}-: включающим вхсдам.

Таки } Об-,:.:çом, предложенна» схс,. .а т}, }* );3 H Е Кой ". -AMPHI(l» }!а М »TH }! !к i- ò l! ixB ..

1}!611!! )!О 1!!)МСХОЪСТОЙс!ИВОСТЬ. ОНЫ ООЛЫдаЕТ

0о I hi)}Ой lE 3 f i) - 3E)6IIi)cобностью, i<. 666! "; BE>IH фаЗОВЫй Ii alход};ой сигнал. kpoi того, схема допускает

Оольпкн раз;н)образие управляющих гк.!!оч я 10 щ H х и и и!:-с л ю ч а к) 1 и и х с и г н а л О в . 1 ) с е э т 0

Оа)с.!Eип>l T Область г!!)и}енения и;)сдложсн1 i

}!ой я !сйки памяти.

12

Формула изобретения

Динамическая ячейка памяти, содержащая запоминающие элементы, выход первого из которых соединен с первым выходом ячейки памяти и с первь}м входом считывания второго запоминающего элемента, выход которого соединен с первым входом считывания первого запоминающего элемента, втоpI!e входы считывания запоминающих элементов подключены к первым тактовым шинам, элемент запрета, входы которого соединены со вторыми тактовыми шинами, шины управления, отличающаяся тем, что, с целью повышения помехоустойчивости ячейки памяти, в ней выход второго запоминающего элемента соединен со входом разрешения элемента запрета и вторым выходом ячейки

1!}!..:Ит!!. выход элемеита запрета подключен к управляющему входу первого запоминающс; О элемента и третьему выходу ячейки па .;яти., треты! входы считывания запоми ци.; элементов соединены с шинами упа" ",: ия, а второй вход считывания второго з-":;::;,"пснающего -лемснта соединен с одним

i .3 ихо 1ов эле 6íòà запрета.

Источники информации, ..;, ;}}нятые во ьч имание при экспертизе ! ..Маг»HTEEE.iñ цифровь}е элементы. «Нау. .Итопскос свидетельство СССР, ..! ..55373. кл. u !! С !1/34, 1970 (прототип).