Специализированный процессор

Специализированный процессор

Иллюстрации

Показать все

Реферат

 

пестф . fp, У м Союз Советских

Социалистических

Республик

ОП И

ИЗОБРЕТЕНИЯ

«н723581 (61) Дополнительное к авт. свид-ву— (22) Заявлено 21.1077 (21) 2536950/18-24 (51)М. Кл.

G 06 F 15/32 с присоединением заявки ¹ (23) Приоритет

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 250 380. Бюллетень 9 11 (53) УДК 681.14 (088. 8) Дата опубликования описания 250380

Е.П. Балашов, А.И. Водяхо. В.Н. Негода, В.У. Плюснин, В.В. Прянишников, Д.В. Пузанков, Ю.П. Цуканов и В.В. Шаляпин (72) Авторы изобретения (71) Заявитель

Ленинградский ордена Ленина электротехнический институт им. В.И. Ульянова (Ленина) (54) СПЕЦИАЛИЗИРОВАННЫЙ ПРОЦЕССОР

Изобретение огносигся к вычислительной технике и мо;кет быть использовано в качестве периферийного устройства специализированных и универсальных IJBN для вычисления функций с,",т,и Х, Б1н V, Известны специализированные проц ссоры для вычисления элементарны с функций табличного типа на основе постоянного запоминающего устройства (ПЗУ), в состав которых входит регистр аргумента, в качестве которого и:.пользуется регистр числа

ПЗУ (1).

Недостатком известного процессора IS является большой объем памяти.

Известен специализированный процессор для вычисления элементарных функций (цифровой интерполятор высокого порядка), содержащий вход- 20 ной регистр, множительное устройство, постоянное запоминающее устройство, в котором хранятся значеяия узловых точек функции, сумматор, регистр функции, две группы элементов 25

И, выходной регистр, блок управления, входы входного регистра соединены с выходами ЦВМ и блока управления, выкоды входного регистра doeдинены с входами множительного уст- 30 ройства и постоянного запоминающего устройства, выходы ПЗУ соединены .со входами элементов И первой группы, входы множительного устройства соединены с выходами элементов И второй группы, выходы множительного устройства соединены с входами сумматора, входы которого также соединены с выходами элементов И первой группы, входы регистра функции подключены к выходам сумматора и блока управления, а выходы — к входам элементов И второй группы и выходного регистра, выходы блока управления соединены с входами элементов И первой и второй групп, входного и выходного регистров, выходы выходного регистра подключены к входам ЦВИ (2).

Недостатком этого процессора является узкий диапазон изменения аргументов. Это связано с представлением аргументов в форме с фиксированной запятой и отсутствием средств применения аргумента к интерзалу (О, 1).

Принципиально приведение к,интервалу может выполняться в операционном устройстве центрального процессора.

Однако, во-первых, необходимо выполнение нескольких команд центральным процессором, прежде чем аргумент

723581 передается собственно специализированному процессору, что приводит к неоправданной загрузке не только операционных устройств центрального процессора, но и командного процессора, во-нторых, увеличивается число линий связи, число которых может достигать нескольких сотен при обмене н парафазном коде.

Цель изобретения — расширение диапазона представления аргументов функций.

Поставленная цель достигается тем, что в специализированный процессор, содержащий входной регистр, первый выход которого соединен с первым входом блока умножения и первым входом сумматора, выход сумматора подключен к первому входу регистра функций, выход которого соединен с первым входом выходного регистра и первыми входами элементов

И первой группы, выходы которых подключены ко второму входу блока умножения, выход блока умножения соединен со вторым входом сумматора, третиР вход которого подключен к выходам элементов И второй группы, первые входы которых подключены к выходу постоянного запоминающего устройства, Первый выход блока управления подключен ко второму входу выходного регистра и вторым входам элементов И первой группы, второй и третий выходы блока управлейия соединены соответственно со вторым входом регистра функции и со вторыми входами элементов И второй группы, дополнительно введены сдвигатель, запоминающее устройство и счетчик порядка, первый выход которого подключен к третьему входу блока умножения, выход блока умножения соединен с первым входом входного регистра, второй выход которого подключен к первому входу сдвигателя, выход сдвигателя соединен со входом постоянного запоминающего устройства, третий выход входного регистра подключен к входу запоминающего устройства, выход которого соединен с четвертым входом блока умножения, четвертый ныход входного регистра подключен к первому входу блока управления, четвертый выход которого соединен с первым входом счетчика порядка, второй выход счетчика порядка подключен ко второму входу сдвигателя и второму входу блока управления, выход сумматора соединен со вторым входом .входного регистра, второй вход счетчика порядка и третий вход входного регистра подключены к первому и второму входам процессора, к выходу которого подключен выход выходного регистра.

Блок-схема специализированного процессора представлена па чертеже.

Процессор содержит входной регистр

1, счетчик 2 порядка, сдвигатель 3, запоминающее устройство 4, блок 5 умножения, сумматор 6, первую группу элементов И 7, постоянное запоминающее устройство 8, блок 9 управления, регистр 10 функции, вторую группу элементов И 11, выходной регистр 12.

Процессор работает следующим о6разом.

Представление чисел в ЦВМ находится в диапазоне + +(2 " — 2 ). Тогда для функции е" диапазону изменения аргументов соответствуют три области изменения функции: ех 2н

15 Е = 2й<е х(ОN (1)

Е (2

Этим трем областям можно соотнести два интервала изменения аргумента: для 1 и 10 области

20 (Х МЫ2 (tx. I

При (Х/ ÇÉ(.п2 в зависимости от знака Х процеСсор генерирует либо cn „ либо О. Вычисления проводятся только для второй области изменения функции. Максимальный порядок аргумента при этом

L Р - t! og(N (3)

ЗО

Для вычисления функции " н указан-. ном диапазоне необходимо выделить целую часть аргумента, вычислить

Функции от обоих частей аргумента и затем перемножить полученные значения:

Е Х ЕЕП4Х Х-ent x е (4) где а 1х — Функция от целой части аргумента; функция от дробнбй часаргумента.

Действия по приведению аргумента к интервалу (0,1) начинаются после поступления на входной регистр 1

45 мантиссы аргумента (М ), на счетчик

2 порядка аргумента (Р < ) и в блок 9 управления признака Функции.

Если порядок аргумента не равен нулю, то в зависимости от знака порядка алгоритм приведения к интервалу разделяется на две НЪТЪИ., Пусть знак порядка аргумента > О, тогда при P> > (формируется сигнал

= сл, если Рх (t., то мантисса аргумента сдвигается влево с одновременным вычитанием единицы иэ величины порядка. Сдвиг мантиссы продолжается до равенства порядка аргумента нулю. Разряды мантиссы, соответствующие целой части аргуменщо та, хранятся в дополнительных разрядах входного регистра 1 и проверяются затем на равенство нулю (услоние aL). В случае присутстния ненулевых битов из запоминающего устройства 4 выбирается значение Г

723581

000

001

010

011

100

101

110

П р и м е ч а н и е. + означает наличие на выходе сдвигателя

3 значения К-ro разряда входного регистра 1.

6йХ=СИМ +P lg2 к

Имеет место равенство

Gn hh „Ü(É, где 0 < Z c. 1;

Мх (6) (8) При Р <О необходимый сдвиг всей мантиссы аргумента вправо не происходит, а с помощью сдвигателя 3 вправо сдвигаются лишь старшие S разрядов мантиссы, где Я вЂ” число адресных входов запоминающего устройстКод, получаемый на выходах сдвигателя 3, служит адресом запоминающего устройства 8.

Приведение к интервалу (0,1) аргумента функции Еп V, основано на следующем.

Пусть аргумент задается выражением

Põ х M 2 (5) где М к — мантисса аргумента Х;

Р— порядок аргумента Х.

Логарифмируя равенство (5), получаем

М1, — мантисса, сдвинутая таким образом, что может быть представлена кодом

1, z„, z,. -., z где Zg — двоичная цифра числа.

Сдвиг выполн яет с я до первой ситуации, при которой перед запява 8. Величина сдвига зависит от величины порядка аргумента, но не больше 1 . Работа сдвигателя 3 для S = 10, уг-равляемого тремя последними разрядами счетчика 2 порядка, поясняется таблицей. той устанавливается единица, т. е. можно записать

М =м 2к

40 к к ) (9) где К вЂ” число сдвигов до получения кода (8) .

Таким образом

45 х Х ., х

6HX=EH(hh 2 ) P На=СпМ -КСn2+P K@2=

= Юп ()+z)+(Є— «) enz, (1n i где (Р < — К) — код, содержащийся на счетчике 2,. порядка. . Действия по прчведению аргумен5{) та функции к интервалу (0,1) начинаются-с анализа знака мантиссы.

При отрицательном аргументе формируется сигнал Вычисление невозможно . Если знак мантиссы положительный, то аргумент сдвигается влево до появления в старшем разряде входного регистра 1 единицы.

Порядок аргумента соответственно изменяется пропорционально количеству сдвигов. Затем для получения

@) дробной части величины Ы (1 + X ) содержимое регистра сдвигаешься еще раз влево без изменения кода в счетчике 2 порядка. Умножение величины (Р— K) íà Ch выполняется блоком 5

65 умножения.

723581

+ 51и — Ч K

2 длЯ . «П — (1 V) для

Я

- 61и — Ч

1С

2 для

-51П вЂ”" (1-Ч (2 квадранта

«Н квадранта (14) (((квадранта

?ч квадранта

ЭИХЧ= тс

4- ь1и — (1 ч) дл я T.

- 1)1 — V для ((- э1п — (.1 -ч ) дл я Й

Я для ll

61П вЂ” Ч

2 кв адр.ант а

40 квадранта (16) квадранта

c&L2 квадранта

Старшие разряды эходного регистра 1 поступают на адресные входы запоминающего устройства 8 без сднига нд сдвигателе 3.

Сведение аргумента функции 51и Х к интервалу (0,1) основано на соотношении з1и х =з1и (21к+Ю=51и%, (11) где К вЂ” целое число; переменная в интервале (0,2% .

4 = 21С(Х-entl() 2,я: (Х вЂ” и 1 (12)

2® 21С 2 (7

Обозначим z = - --ent—

2® 2w где 0 (Z(1.

Два старших разряда величины 7указывают номер квадранта, н котором находится угол (, Представим величину бали Ч как

51и Ч=51п 2В 2 =51и — V((13) где 0<М < 1.

Вычисление sin (- Ч в зависимости

Я. от квадранта, в котором, находится аргумент, выполняется по формулам

Переход к функции cos х осуществляется по формуле

СоЗХ=Э1(1 Х+ — . (15) В этом случае формы вычисления со ф Ц имеют вид:

Приведение к интервалу (0,1) начинается с умножения мантиссы аргумента M на 1/2((на блоке

11

5 умножения. Полученное произведение записывается во входной регистр

1. Если порядок произведения Р 4 0 и Р > О, то сдвигами влево содержимого входного регистра. 1 добиваются равенства порядка нулю, т. е. получаем, переменную 2 . В зависимости от номера квадранта и вида функ.— ции (51и )(или сон Х ) из единицы вычитается МХ, находящаяся во вход( ном регистре 1..

Для перехода от переменной Z к переменной V М > сдвигается влево на два разряда беэ изменения порядка. . C

Для вычислений значений п2,s<и 7, х-еиьк б указанные Функции раскладываются в ряд Тейлора. Число членов ряда

Тейлора одинаково для всех укаэанных функций и выбирается из требований к

30 точности вычислений. При мантиссе аргумента н 56 разрядов число членоь ряда Тейлора равно 5. Вычиснение многочлена выполняется по схеме Горнера:

F(X)=a ХМ iX(a2X(a>X(a< Xu„>, где с(., ц — коэффициенты разложения, хранящиеся н основном

ПЗУ 8.

Последовательность дейстния для вычисления многочлена задается сигналами блока 9 управления. Первая серия управляющих сигналон производит выборку коэффициента а из запоминающего устройства и передачу его на вход блока 5 умножения.

Передача производится через сумматор б, регистр 10 функции и вторую группу элементов И 11. Параллельно работой блока умножения 5 из запоминающего устройства 8 выбирается следующий коэффициент (4, . После окончания умножения х íà с(5 на сумматоре б складынаются Q(и 5

Сумма фиксируется на регистре 10 функции и снова передается на вход блока умножения. Далее работа продолжается аналогично и после сложения коэффициента Qgc частичным произведением окончательный результат поступает н выходной регистр 12.

На этом работа процессора заканчивается до прихода нового аргумента.

Применение предлагаемого процессора позволяет вычислять функции

6Х,(.п Х,51И Х от аргументов с плавающей запятой, т. е. расширить диа пазон представления аргументов.

Формула изобретения

Специализированный процессор, содержащий входной регистр, первый выход которого соединен с первым входом блока умножения и первым входом сумматора, выход сумматора подключен К первому входу регистра функций, выход которого соединен с первым входом выходного регистра и первыми входами элементов И первой группы, выходы которых подключены ко второму. входу блока умножения, ныход блока умножения соединен со вторым входом сумматора, третий вход которого подключен к выходам элементов И второй группы, первые входы которых подключены к выходу постоянного запоминающего устройства, первый выход блока управления подключен ко второму входу выходного регистра и вторым входам элементов И первой группы, второй и третий выходы блока упранления соединены соответственно со вторым входом регистра функции и со вторыми входами элементов И второй груп723581

Составитель A. Ермаков

Редактор С. Лыжова Техред М.Келемеш Корректор О. кевин..к я

Заказ 928/14 Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР, ио делам изобретений и открытий

113035, Москва. К-35, Раушская наб., д. 4/5 филиал ППП Патент, r. Ужгород, ул. Проектная, 4 пы, о т л и ч а ю ш и и с я тем, что, с целью расширения диапазона представления аргументов функций, в него дополнительно введены сдвигатель, запоминающее устройство и счетчик порядка, первый выход которого подключен к третьему входу блока умножения, выход блока умножения соединен с первым входом входного регистра, второй выход которого подключен к первому входу сдвигателя, выход сдвигателя соединен со входом постоянного запоминающего устройства, .третий выход входного регистра подключен к входу запоминающего устройства, выход которого соединен с четвертым входом блока умножения, чет- 1э вертый выход входного регистра подключен к первому входу блока управления, четвертый выход которого соединен с первым входом счетчика порядка, второй выход счетчика порядка подключен ко второму входу сдвигателя и второму входу блока управления, выход сумматора соединен со вторым входом входного регистра второй вход счетчика порядка и третий вход входного регистра подключены к первому и второму входам процессора, к выходу которого подключен выход выходного регистра.

Источники информации, принятые во внимание при экспертизе

1. Теория и применение математических машин. Минск, 1972.

2. Патент CIIlA Р 3813529, кл. 235-132, 1973 (прототип).