Устройство для вычисления функций синуса и косинуса

Устройство для вычисления функций синуса и косинуса

Иллюстрации

Показать все

Реферат

 

ОП И

Союз Советских

Социалистических

Республик (и)723583

ИЗОБРЕТЕНИЯ

АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. санд-ву— (22) Заявлено 26,09.77 (21) 2534156/18-24 с присоединением заявки М (23) Приоритет (51)М. Кл.

G 06 F 15/34

Гееудэретвакнвй кеиатат ссср ва делам кэабретанкй к аткритай

Опубликовано 25,03.80. Бюллетень М 11 (53) УДК 681 325 (088.8) Дата опубликования описания 28.03.80 (72) Автор изобретении

E. Ф. Киселев (7!) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИИ

СИНУСА И КОСИНУСА

Изобретение относится к области вычислительной техники и мсйсет быть использовано в устройствах преобразования параллельного кода угла в коды синуса и косинуса.

Известно устройство для вычисления функции синуса и косинуса на основе таблиц, хранящихся в блоке постоянной памяти (ПЗУ) (1)

Однако использование ПЗУ, обеспечивая наибольшее быстродействие, требует .т0 большого объема памяти для получения высокой точни:ти вычислений.

Наиболее близким по технической сущности к предложенному является у р йство для вычисления функций синуса и ко синуса, содержащее и -разрядный входной регистр, сумматор по модулю два, первый н второй коммутаторы, реверсивный счетчик, блок памяти, число-импульсный преобразователь, блок управления, генератор тактовых импульсов, причем прямые и ин. версные выходы младших разрядов входного регистра (с первого по лт-ый) через первый коммутатор подключены к соответствующим входам первой группы число-импульсного преобразователя, инверсные выходы разрядов входного регистра (с (в+1)-го по (n-2)-ой подключены к соответствующим входам второго коммутатора. Выходы (n-1)-го и тт -ro разрядов входного регпстра подключены ко входам сумматора по модулю два. Выход сумматора по модулю два и выход

Л --го разряда входного регистра являются соответственно выходом знака косинуса и выходом знака синуса устройства. Первая группа выходов блока памяти подключена к установочным входам реверсивного счетчика, выходы Разрядов которого являются информационными выходами устройства. Выход генератора тактовых импульсов подключен к тактовому, а выход (и -1)-го разряда входного регистра и выход переполнения число-импульсного преобразователя — к соответствующим управляющим входам блока управления, выходы которого подключены

83 4 группы входов число-импульсного преобразователя я.

Функциональная. схема устройства для случая m =5, и =12 представлена на чертеже. чания формирования Функции косинуса устройства f2)

Однако это устройство имеет низкую точность вычислений и малое быстродействие.

Цель изобретения — повышение точности и быстродействия устройства для вычисления ()) нкции синуса и косинуса.

Зто достигается тем что устройство для вычисления функции синуса и косинуса содержит сумматор адреса, сумматор коррекипи, элемент НЕ, три элемента И, элемент И1(И, причем выход младшего разряда второго коммутатора подключен ко входу первого, а остальные выходы второго коммутатора — ко входам второго слагаемого сумматора адреса, выходы разрядов суммы . которого подключены к адресным входам блока памяти, а выход переполнения — к первому входу первого и через элемент IE — к первому входу второго и первому входу третьего элементов И. Выходы первого, второго и третьего элементов И через элемент ИЛИ подключены к счетному входу реверсивного счетчика. Входы первого и второго слагаемого сумматора коррекции .подключены соответственно. ко второй и третьей группам выходов блока памяти, управляющий вход сумматора коррекции — к выходу лпгадшего разряда второго коммутатора и уп1."виляющему входу реверсивного счетчика, выходы сумматора коррекциико второй группе входов число-импульсного преобразователя. Второй вход первого апемента И подключен ко входу управления записью реверсивного счетчика, второй вход второго элемента И вЂ” к числоимпульсному выходу число- импульсного преобразователя. Второй вход третьего элемента И подключен к выходу старшего разряда сумматора коррекции, третий и четвертый входы третьего элемента И— соответственно к прямому выходу (а+1) го разряда входного регистра и выходу переполнения число-импульсного преобразователя. Инверсный выход (%+1)55

ro разряда входного регистра подключен к управляющему входу первого коммутатора н ко входу ыладшего разряда первой

3 7235 соответственно к управляющему входу второго коммутатора, тактовому и установочному входам число-импульсного преобразователя и входу управления записью реверсивного счетчика, Один из выходов блока управления является выходом сигнала окончания формирования функции синуса, а другой - выходом сигнала оконУстройство содержит входной регистр

1, сумматор по модулю два 2, первый 3 и второй 4 коммутаторы, реверсивный счетчик 5, генератор 6 синусоидального аппроксимирующего кода, состоящий из сумматора адреса 7, блока памяти 8 в виде постоянного запоминающего устройства (ПЗУ), сумматора коррекции 9, число-импульсного преобразователя (ЧИП)

10, элемента НЕ 11, элементов И 1214, элемента ИЛИ 15, блок управления

16, генератор тактовых импульсов 17, выход (и-1)-ro разряда 18, управляющий вход второго коммутатора 19, выход 20 младшего разряда второго коммутатора, выход 21 переполнения сумматора апреca„установочный вход 22 число-импульсного преобразователя, число-импульсный выход 23 число- импульсного преобразователя, выход 24 старшего разряда сумматора коррекции, прямой выход 25 (e+1)-го разряда входного регистра, выход 26 переполнения число-импульсного преобразователя, тактовый вход 27 число-импульсного преобразователя.

Устройство. работает следующим образом.

В устройстве по 12 — разрядному коду угла ос (О«оы.2 к(-г ))регистр 1 циклически вырабатывает в каждом цикле преобразования 11 - разрядные коды 1пА и соь (-,. а также формирует импульс конца определения кода cgsA. и импульс конца определения кода sin 4- и выдает эту информацию на выходы. Старшие разряды у кодов ап - и со54 знаковые и определяютс:я по двум старшим разрядам регистра 1. Поэтому 12-й разряд регистра 1 является знаковым разрядом кода аи А, а знаковый разряд кода СОя А определяется сумматором 2 как сумма по модулю два логических значений 11-го и 12-го разрядов регистра 1. Определение кодов чисел (Юо (I и (соьА осуществляется методом кусочно-линейной аппроксимации и использованием тригонометрических формул приведения. Аппроксимация функций производится по синусной функции в угле от (- —.2. ) до(— + — 2 который разбит на 17 равных участков. Величина каждого из

723583 этих участков равна Aoc= — 2 а радиан, а узловая точка выбрана в середине участка аппроксимации. С помощью блока управления 16 коды Iэ > А)

5 и ) со5 (. f определяются последовательно в каждом цикле преобразования, состоящем из двух периодов Tl и Т2.

В течение Tl определяется код ) ь|п А ) а в течение Т2 — код ) > -a (Поэтому блок управления 16 по значению 11-го разряда угла « регистра

1 на выходе 19 вырабатывает для коммутатора кодов 4 управляющий сигнал таким образом, что в течение Tl с выходов ком-is мутатора кодов 4 снимается 5-разрядный код угла

« „ (Т1)=ос анях .О;;

en а в течение Т2-5--разрядный код угла

20 к3(„,) А (к;(,„),(,„)1 поступающий на числовые входы ЧИП 10.

Логический сигнал с выхода 21 непосредственно управляет по первому входу работой элемента И 12, а через элемент .

НЕ 11, по первым входам — работой элементов И 13 и 14.

Пусть рассматриваемому циклу преобразования соответствует такой код угла

2, что в течение Tl и Т2 П21=0. цикл начинается с приходом от источника син50

« с (т2) =c, а >1 ч« ° о ц

УПР, пР. YAP. где о. 11-разр.::: -ый коэффициент 11-го разряда 1, а 4 -угол, величина коуяр

25 торого определятся разрядами регистра

1 с 6-го разряда по 10-й разряд, представляющий собой управляющую часть угла а(регистра 1, по которой в каждом из периодов преобразования Tl или Т2 про30 изводится определение значения функции в начальной точке участка аппроксимации и направления изменения функции при аппроксимации (слева направо или справа налево от начальной точки аппроксима 3S ции). Младшие пять разрядов регистра

1 определяют угол А аппр., представля- ющий собой аппроксимирующую часть угла A. регистра 1, по которой производится конечное определение функции

)5tn -! в течение Тl и )се А! в течение Т2. Прямой и инверсный код угла X аппр. с выходов регистра 1 поступает на коммутатор кодов 3, работа которого управляется инверсным значением 5

6-ro разряда регистра 1 таким образом, что на выходах коммутатора кодов 3 вырабатывается пяти-разрядный код угла. с 96= «(ХЕ »:«

ОппР. ann«. — — «>ппр +6

Код аппр. с 6 поступает на информационные входы старших разрядов ЧИП 10. На информационный вход младшего разряда

ЧИП 10, с целью повышения точности

5 преобразования угла аппр. (Q.б ) в число-импульсный код поступает с регистра 1 инверсное значение 6-го разряда угла = . Обозначив код на информационных входах ЧИП 10 черезов аппр.(аЬ) имеем где А аппр. — представляет собой 6-раз/ рядный код угла (вес младшего разряда этого кода равен 2È - 2 радиан), младший разряд которого всегда равен "0 > а старшие разряды определяются кодом у ла С„„р . Перед чалом цикла преобразования в счетчике 5 и ЧИП 10 содержатся результаты предыдущего 1LHKла преобразования, т.е. в счетчике 5 хранится код соь А. - предыдущего цикла преобразования, а ЧИП 10 находится в

"0". С выходов коммутатора кодов 4 код

4-х старших разрядов угла о(. упр (Тl) и с выхода 20 значение младшего разряда кода < упр. (Tl ) поступают соответственно на входы первого слагаемого и вход второго одноразрядного слагаемого сумматора адреса 7. По колу A. упр.(Т1) сумматор апреса 7 вырабатывает 4-разрядный код суммы j (Тl) и логический сигнал признака переполнения П21, вырабатываемый на выходе 21 сумматора адреса 7. Код,Tl) определяется выражением

j (T5)= X 9.ÿ из ряда 0,1....14,15, где Ь; и2 соответственно разрядный и весовой козффицие нты i -го разряда кода j (T l ) .

Младший разряд кода -"- упр. (Tl) с логическим значением Л с выхода 20 коммутатора кодов 4 поступает также на вход управления направлением счета счетчика и управляющий вход сумматора 9. При этом, если Д =0, то счетчик — 5 установлен на счет в "+", а если Д =l, то разрешен счет в "- . Кроме того, в зависимости от значения Д на выходах сумматора 9 вырабатывается шестиразрядный код углового коэффициента на правой или левой половине участка аппроксимации, т.е. код

7 хроимпул ьсов 17 на блок управле ния 1 6 старт-импульса. По старт-импульсу блок управления 16 на выходе 22, генерирует импульсы начала периода, по которому производится запись в счетчик 5 кода вв()(т2) ° ао ), а в ЧИП 10 кода

После этого блок управления 16 по тактовым импульсам истлчника синхроимпульсов 17 на выходе 27 вырабатывает серию из (И+1) импульсов, поступающих на тактовый вход ЧИП 10. Щ импульсов этой серии представляют собой число-им пульсный код угла А аппр. (QS ) ЧИК A àïïð. ((Х6 )g по которому ЧИП

10 на выходе 23 вырабатывает. число им» пульсный код произведения м. ((Ф) (А+К1()УА (Ху а11!(„Д, каждый импульс которого имеет вес 2 О и поступает (так как П21=0) через жименты 13 .и 15 на счетный вход счетчика-регистра 5. Так как при аа--1; код ,(. аппр (О ) = A. дппр, то в силу

23583 8 спецификации представления информации двоичным обратным кодом ЧИП аппр. будет представлен с погрешностью в один квант. Поэтому импульс переполнения ЧИП 10 (импульс переполнения генерируется ЧИП 10 по (й +1) импульсу на его тактовом входе, по которому импульс произведения на выходе 23 ЧИП

10 не вырабатывается, что является особенностью ЧИП 10) используется для коррекции этой погрешности. На выходе элемента И 14 при П21=0,А6=1 и

К6=П24=1. (К6-разрядный коэффициент кода старшего разряда корректирующего !

5 сумматора 9) по импульсу переполнения ЧИП 10, поступающему с выхода 26

ЧИП 10 на четвертый вход элемента И

-14, вырабатывается корректирующий импульс, поступающий через элемент 15 на ло к счетныи вход счетчика 5. Следовательно, после поступления на тактовый вход ЧИП

10 (И+1) импульсов на выходах счетчик-регистра 5 при П21=0 вырабатывается код числа

25 .... <«<))(. (.))- <<

С выхода 26 ЯИП 10 импульс переполнения поступает также на вход обратной Зо связи блока управления 16. После окончания этого импульса блока управления

16 инвертирует на:выходе 19 унравлякеций сигнал таким образом, что с выходов коммутатора j колов 4 будет сниматьск кал угла Ауаф ГВ чк aHVoc

wp, УПР. и формирует импульс окончания периода

Т1, по которому с выходов преобразователя снимается код Ыаос . После это40 лЬ(ффа»J+pav(-Àä (у "sал кба

В моментпосле окончания (8+3.) импульса ЧИП у10 устанавливается О. После этого схема управления генерирует им45 пульс, по которому.с выходов преобразователя может сниматься код сО9Ф.

На этом цикл вычисления заканчивается, а очередной цикл начнется только при поступлении на блок управления 16 от

50 источника синхроимпульсов 17 следующего старт-импульса. В случае, когда в одном из периодов преобразования выра» батывается признак иреполнения сумматора адреса 7, т.е. когда П21-1, по им- 55 пульсу начала периода преобразования, который вырабатывается на выходе, 22 схемы управления 16, в ЧИП 10 и счеч чик-регистр 5 записываются соответст

,(,„))) К "as ss)=lss»i го, блок управления 16 на выходе 22 вновь генерирует импульс начала периода, по которому в счетчик 5 записывает. ся код sN ф2) a ), a в ЧИ I1

10 - код с. об, Затем блыс

QA AP. управления 16 повторйо генерирует на выходе 27 серию из (И +1) импульсов, после окончания которой на выходах счетчик-регистра 5 вырабатывается при

П21=0 кол числа

3(Т2) (ТЯ) ф2)1) венио xog а . „п (. б) И э РО» О., При этом сигналом П21=1 разрешена работа элемента И12 и запрещена работа элементов И 13 и 14. Поэтому импульс начала периода с выхода 22 блока управления 16 поступает с некоторой задержкой через элементы 12 и 15 на счетный вход счетчика 5, который сигналом А1 разрешен для счета в

Следовательно, в момент после окончания импульса начала периода в счетчике — регистре 5 установится код 3.111111111, который не изменится в течение» всего рассматриваемого периода преобразователя, дли льность которого определяется колом с „„„aG), записанным в ЧИП 10.

23583

15

9 7

Погрешность воспроизведения функции при П21=1 не. превышает 2.

Причем, независимо от того, что

П21=0 или l121=1 длительность цикла преобразования является величиной, зависимой только от кода аппр. (Об ) и находится в пределах з от б tтц до (Ч+2) ти, где 1ти — период частоты тактовых импульсов источника сиихроимпульсов 17.

Технико-экономическая эффективность настоящего изобретения заключается в том, что усложнение в прецложенном преобразователе происхоцит только за счет увеличения емкости ПЗУ, и в то же время максимальная абсолютная ошибка воспроизведения функций прототипом со-4О ставляет 3 2, а у предложенного устройства эта ошибка не превышает 2 -30 .

При этом предложенный преобразователь имеет не менее, чем в восемь раэ меньшую длительность цикла преобразования.

Структурная схема прецложенного преобразователя позволяет производить дальнейшее увеличение точности воспроизведения функций без увеличения разрядности датчика кода угла.

30 формула иэобрете ния

Устройство для вычисления функций синуса и косинуса, содержащее и -разрядный входной регистр, сумматор по модулю цва, первый и второй коммутаторы, реверсивный счетчик, блок памяти, числоимпульсный преобразователь, блок управления, генератор тактовых импульсов, причем прямые и инверсные выходы млад- 40 ших разряцов входного регистра (с первого по m -ый) через первый коммутатор подключены к соответствующим входам первой группы число-импульсного преобразователя, прямые и инверсные Bb1xoIIbl 45 разрялов входного регистра (с(п +1)-го по (п-2) -ой) подключены к соответствующим входам второго коммутатора, выходы (n-1)-ro и и -го разрядов входного регистра подключены ко входам сумматора по модулю два выход сумматора по модулю два и выход и -го разряда входного регистра являются соответственно выходом знака косинуса и выходом знака синуса устройства, первая группа выходов блока памяти подключена к установочным входам реверсивного счет ика, выхоцы разрядов которого являются информационными выходами устройства, выход генератора тактовых импульсов подключен к тактовому, а выхоц (и-1)-го разряд входного регистра и выхоц переполнения число — импульсного преобразователя — к соответствующим управляющим взводам блока управления, выхоцы которого подключены соответственно к управляющему входу второго коммутатора, тактовому и установочному входам число-импульсного преобразователя и входу управления записью реверсивного счетчика, один иэ выходов блока управления является выходом сигнала окончания формирования функций синуса) а другой — выходом сигнала окончания ормирования функций косинуса устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности и быстродействия устройства для вычисления функций синуса и косинуса, оно соцержит сумматор ацреса, сумматор коррекции, элемент НЕ, три элемента И, элемент

ИЛИ, причем выход млацшего разряда второго коммутатора подключен ко вхоцу первого, а остальные выходы второго коммутатора — ко входам второго слага- емого сумматора адреса, выходы разрядов суммы которого подключены к адресным входам блока памяти, а выхоц переполнения — к первому входу первого и через элемент НŠ— к первому входу второго и первому входу третьего элементов И, выходы первого, второго и третьего элементов И через элемент ИЛИ подключены к счетному входу реверсивного счетчика, входы первого и второго слагаемого сумматора коррекции поцключены соответственно ко второй и третьей группам выходов блока памяти, управляющий вход сумматора коррекции — к выходу младшего разряда второго коммутатора и управляющему входу реверсивного счетчика, выходы сумматора коррекции — ко второй группе входов число-импульсного преобразователя, второй вход первого элемента И подключен ко входу управления записью реверсивного счетчика, второй вход второго элемента И вЂ” к числоимпульсному выходу число-импульсного преобразователя, второй вхоц третьего элемента И подключен к выходу старшего разряда сумматора коррекции, третий и четвертый входы третьего элемента Исоответственно к прямому выхолу (+1)ro разряда входного регистра и выхолу переполнения число-импульсного преобразователя, инверсный выход (m+1)-го разряда входного регистра подключен к управляющему вхоцу первого коммутатора

Ф

Э Р М .ф фф У Ю „.,- 4®ar

1 1 = -а -« ф Ж б 3., 12 и ко входу младшего разряда первой груп- 1. Лвторское свидетельство СССР пы входов число-импульсного преобразо- М 510717, кл. С 06 F 15/34, 1974. вателя. 2. Авторское свидетельство СССР „

Источники информации, М 362448, кл. G 01 S 7/12, 1970 принятые во внимание при экспертизе (прототип).

Составитель В. Байков

Редактор А. Виноградов Техред О. Андрейко Корректор И, Муска

Закал 4 29/37 Тираж 751 Подписное

Ll Ill IIII III Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рау иская наб., д. 4/5

Филиал IIIIII Патент, г. Ужгород, ул. Проектная, 4