Аналоговое запоминающее устройство

Аналоговое запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социал истичесиих

Республии

О П И С А Н И Е 723686

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополни гельное к авт. свид-ву— (22)Заявлено 12.05.77(21) 2485293/18-24 (51)Щ. (д

Cz 11 С 27/00 с присоединением заявки,%— (23) Приоритет—

3Ьсударетеаннвй квинтет

СССР еа делам изобретений н еткритнй

Опубликовано 25.03.80. Бюллетень % 11

Дата опубликования описания 28.03.80 (53) УДК681. .327.66 (088.8) (72) Авторы изобретения

B. М. Сидоров и Ю. Q. Емельянов (7I) Заявитель

Новосибирский электротехнический институт (54) АНАЛОГОВОЕ ЗАПОМИНАЮШЕЕ

УСТРОЙСТВО

Изобретение относится к области аналоговой вычислительной техники и может быть использовано в устройствах автоматики, измерительной и вычислительной техники.

Известно аналоговое запоминающее

5 устройство, содержащее накопитель, блок выбора адреса, устройство записи, и выходное устройство, включающее в себя два интегрирующих усилителя с разряд1О ными ключами в цепи обратной связи, фильтр нижних частот, выходной усилитель и генератор тактовых импульсов, причем вход каждого интегрирующего усилителя соединен с отдельной выходной: шиной накопителя, выходы интегрирующих усилителей соединены с входом фильтра, выход фильтра соединен со входом выходного усилителя, s управляющие входы разрядных ключей соединены с выходами Е генератора тактовых импульсов (1) .

Ванное устройство имеет ограниченные функциональные возможности и усложненную конструкцию в связи с наличием двух независимых выходных шин накопите ля.

Известно также аналоговое запоминак. . щее устройство, выполненное на накопите ле из элементов памяти, построенных на трансфлюксорах, содержащее блок выбора адреса, устройство записи, блок поочеред ной выдачи адресов элементов памяти, по которым осуществляется сложение или вычитание, и выходное устройство, включающее в себя схему стробирования, фильтр нижних частот, усилитель и генера тор тактовых импульсов считывания, причем один вход блока поочередной выдачи адресов соединен с выходом генератора тактовых импульсов параллельно одному входу блока выбора адреса, другой вход подключен параллельно входу управления режимами указанного выше генератора и является входом управления устройства, остальные входные шины предназначены для приема адресов, а выходные шины соединены с блоком выбора адреса, один выход генератора тактовых импульсов

723686 считывания присоед чен к блоку выбора адреса, а другой к схеме стробирования

С23.

Недостатком такого устройства является низкое быстродействие. 5

Целью предлагаемого изобретения является повышение быстродействия устройства.

Поставленная цель достигается тем, что в аналоговое запоминающее устройст1О во, содержащее накопитель, входы которого подключены к выходам блока выборки адресов, блок поочередной выдачи адресов, первые входы которого соединены с информационными шинами устрой- ства, второй вход блока поочередной выдачи кодов адресов подключен к шине управления и входу генератора тактовых импульсов, первый выход которого соединен с третьим входом блока поочередной выдачи кодов адресов и одним из входов блока выборки адресов, другие входы которого соединены с выходами блока поочередной выдачи кодов адресов, первый блок стробирования, один из входов которого соединен со вторым выходом генератора тактовых импульсов, дифференциаль. ный усилитель, выход которого соединен с выходом устройства, в него введены интегрирующие усилители и второй блок

Зо стробирования,. один из входов которого соединен с третьим выходом генератора тактовых импульсов, другие входы блоков стробирования соединены с выходом накопителя, выходы блоков стробирования сое35 динены с одними из входов интегрирующих усилителей соответственно, выходы интегрирующих усилителей соединены соответственно со входами дифференциаль40 ного усилителя, другие входы интегрирующих усилителей подключены к четвертому и пятому выходам генератора тактовых импульсов соответственно.

Предлагаемое устройство представлено на чертеже.

Устройство содержит накопитель 1, блок выборки адресов 2, блок 3 поочередной выдачи кодов адреса. Элементы стробирования 4, 5, интегрирующие усилите-ли 6 и 7, ключи 8, 9, дифференциальный усилитель 10, генератор тактовых импульсов 1.1 и шину управления 12, информационные шины 13.

Устройство работает следующим обра зом. В режиме считывания одного числа генератор тактовых импульсов 11 выдает, на входы блока выбора адреса 2 и блока

3 поочередной выдачи кодов адресов, который обеспечивает выбор адреса единственного элемента в накопителе. Элемент стробирования 4 пропускает сигнал с выходной шины накопителя 1, открываясь по окончанию импульса, стробирующего сигнал от импульса подготовки. Эле мент стробирования 5 начинает пропускать входной сигнал после окончания процесса интегрирования первого импульса считывания. В результате такого режима коммутации со сдвигом на выходах интегрирующих усилителей 6 и 7 образуются две последовательности импульсов, сдвинутых одна относительно другой на половину периода частоты считывания. После суммирования этих последовательностей дифференциальным усилителем 10 уже в первом рабочем такте считьиания на выходе устройства t.îÿâëÿåòcÿ выходной сигнал, зависящий только от величины уровня информации, хранившейся в выбранном элементе памяти.

Ключи 8 и 9 замыкаются в. моменты отсутствия напряжения сигнала на интег рируюших усилителей 6 и 7 и предназна

/ чены для ликвидации дрейфа нуля интегрирующих усилителей. Следует отметить, что для упрощения рассмотрения работы устройства на чертеже не показано устройство записи, Режим суммирования двух считываемых чисел осуществляется путем изменения программы стробирования элементов

4 и 5 и программы выбора адреса, выдаваемой генератором тактовых импульсов

ll. Одновременно с этим изменяется программа коммутации ключей 8 и 9.

После интегрирования последовательностей импульсов, получаемых в результате считывания двух чисел (при этом больший по амплитуде сигнал соответствует первому числу, меньший — второму, положительная полярность соответствует сигналу Or импульса считывания, отрицательная - от импульса подготовки) интегрирующими усилителями 6 и 7 и суммирования дифференциальным усилителем

10 на выходе устройства уже во втором рабочем периоде считывания появляется сигнал, соответствующий сумме двух. считываемых чисел.

Ключи 8 и 9 замыкаются в моменты отсутствия напряжения сигнала на интегрирующих усилителей 6 и 7 и предназначены для ликвицации дрейфа нуля интег рирующих усилителей.

Режим вычитания одного числа из другого осуществляется путем изменения

5 7236 программы стробирования элементов 4 и

5 и программы коммутации ключей 8 и

9 при помощи генератора тактовых им пульсов 11. Режим процесса поочередного считывания чисел аналогичен выше приведенному в режиме сложения. В результате коммутации элементов строби° рования 4 и 5 на их выходах появляются последовательности импульсов, после ин. тегрирования которых интегрирующими усилиями 6 и 7, и суммирования их дифференциальным усилителем 10 во втором рабочем такте считывания на выходе устройства появляется сигнал, соответ» ствующий разности двух считываемых чисел, Ключи 8 и 9 сохраняют режим коммутации, аналогичный выше приведенному.

Применение при считывании интегрирования выходных сигналов с накопителя

1 по сравнению с режимом усреднения, используемом в прототипе, дает возможность получить сигнал на выходе устройства, соответствующий считываемой информации, уже в первом рабочем такте 25 считывания в режиме считывания одного числа и во втором рабочем такте считывания в режимах сложения и вычитания, что существенно повышает быстродействие аналогового запоминающего устрой- ЗО ства, так как время считывания одного числа не превышает в этом случае длительности двух периодов частоты считывания, а время выполнения операций сложения или вычитания - длительности че- 35 тырех периодов частоты считывания.

1. Быстродействующее устройство считывания информации для аналоговых

ЗУ на трансфлюксорах.- Приборы и системы ,управления, № 8, 1975.

2. Авторское свидетельство СССР

45 кл. 5 11 С 27/00 от 22.03.77 (про- ° . тотип).

Таким образом, достигнуто повышение быстродействия устройства. Кроме. того, выходное напряжение устройства не зависит от частоты считывания. формула изобретения

Аналоговое запоминающее устройство, содержащее накопитель, входы которого подключены к выходам блока выборки адресов, блок поочередной выдачи кодов адресов, первые входы которого соединены с информационными шинами устройства, второй вход блока поочередной выдачи кодов адресов подключен к шине управления и входу генератору тактовык импуль» сов, первый выход которого соединен с третьим входом блока поочередной вьща чи кодов адресов и одним из входов блока выборки адресов, другие вхсды которо го соединены с выходами блока поочервд ной выдачи кодов адресов, первый блок стробирования, один из BxogoB которого соединен со вторым выходом генератора тактовых импульсов, дифференциальный усилитель, выход которого соединен с выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены интегрирующие усилители и второй блок стробирования, один из входов которого соединен с третьим выходом генератора тактовых импульсов, другие входы блоков стробирования соединены с выходом накопителя; выходы блоков стробирования соединены о одними из входов интегрирующик усилителей соответственно, выходы интегрирующих усилителей соединены соответственно со входами дифференциального усилителя, другие входы интегрирующих усилителей подключены к четвертому и пятому выходам генератора тактовых импульсов соответственно.

Источники информации, принятые во внимание при экспертизе

723686

Составитель А. Воронин

Редактор Э. Губницкая Техред Н, Вабурка Корректор В. Сининкая

Заказ 437/39 Тираж 662 Подписное

LIHHHHH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, М(-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул, Проектная, 4