Устройство синхронизации импульсных приемников

Устройство синхронизации импульсных приемников

Иллюстрации

Показать все

Реферат

 

о, ".оо о*„. р

1 ":

"-@- к4

П- -" И"C--"À Н И Е

Союз Советских

Социалистических

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 21.08.78 (21) 2659071/18-09 (51) М. Кл.

Н 041 7/04 о присоединением заявки №

Государственный комитет (23) Приоритет (43) Опубликовано 30.03.80. Бюллетень № 12 (53) УДК 621.394.662 (088.8) ло делам изобретений и открытий

/ (45) Дата опубликования описания 30.03.80 (72) Авторы изобретения

И. И. Малышев, И. Г. Безгинов, В. В. Кузнецов и Л. М. Колпаков (71) Заявитель (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ ИМПУЛЬСНЫХ

ПРИЕМНИКОВ

Изобретение относится к технике связи и может использоваться для синхронизации и фазирования местных генераторов устройств оптимальной обработки сложных фазоманипулированных сигналов.

Известно устройство синхронизации импульсных приемников, содержащее последовательно соединенные сумматор входных сигналов, пороговый блок, первый и второй блоки задержки, первый блок совпаде- 10 ния, третий блок задержки и блок динамической памяти, к продвигающим входам которого подключен выход первого блока задержки через дифференцирующий блок.

Выходы блока динамической памяти подсоединены к соответствующим входам второго блока совпадения, выход которого через последовательно соединенные формирователь передних фронтов сигнала, первый ключ и делитель частоты подключен к вхо- 20 дам четвертого блока задержки, формирователя выходных импульсов и формирователя стробов, выход которого через последовательно соединенные второй ключ, к другому входу которого подключен выход по- 25 рогового блока, дискриминатор ошибок, интегратор и блок управления подключен к другому входу делителя частоты. Выход генератора опорной частоты подсоединен к управляющему входу блока управления, а 30 выход четвертого блока задержки через формирователь двух полустробов — к другому входу дискриминатора ошибок (1).

Однако известное устройство имеет длительное время вхождения в синхронизм.

Цель изобретения — сокращение времени вхождения в синхронизм.

Для этого в устройство синхронизации импульсных приемников, содержащее последовательно соединенные сумматор входных сигналов, пороговый блок, первый и второй блоки задержки, первый блок совпадения, третий блок задержки и блок динамической памяти, к продвигающим входам которого подключен выход первого блока задержки через дифференцирующий блок, а выходы блока динамической памяти подсоединены к соответствующим входам второго блока совпадения, выход которого через последовательно соединенные формирователь передних фронтов сигнала, первый ключ и делитель частоты подключен к входам четвертого блока задержки, формирователя выходных импульсов и формирователя стробов, выход которого через последовательно соединенные второй ключ, к другому входу которого подключен выход порогового блока, дискриминатор ошибок, интегратор и блок управления подсоединен к другому входу делителя частоты, причем

725256

Ф(/) = =1 е- Ch, ) „,) где F— о у о

Uo—

0-—

2 выход генератора опорной частоты vîëêëþчен к управляющему входу блока управления, а выход четвертого блока задержки через формирователь двух пблустробов — к другому входу дискриминатора ошибок, введены последовательно соединенные формирователь пропусков сигнала, счетчик и дополнительный блок совпадения. Выход последнего подключен к одному из входов триггера управления порогом, к другому входу которого подсоединен выход дополнительного блока задержки, при этом к входу дополнительного блока задержки подключен выход второго блока совпадения, инверсный выход триггера управления порогом — к другому входу первого ключа, а прямой выход — к управляющему входу порогового блока, выход которого и выход формирователя стробов подсоединены к соответствуюшим входам формирователя пропусков сигнала, а к управляющему входу счетчика подключен выход второго ключа.

На чертеже изображена структурная электрическая схема предложенного устройства.

Устройство синхронизации импульсных приемников содержит сумматор 1 входных сигналов, пороговый блок 2, первый 3 и второй 4 блоки задержки, первый блок 5 совпадения, третий блок 6 задержки, блок 7 динамической памяти, дифференцирующий блок 8, второй блок 9 совпадения, генератор

10 опорной частоты, первый 11 и второй 12 ключи, делитель 13 частоты, формирователь

14 выходных импульсов, формирователь 15 передних фронтов сигнала, формирователь

16 стробов, четвертый блок 17 задержки, формирователь 18 двух полустробов, дискриминатор 19 ошибок, интегратор 20, блок

21 управления, формирователь 22 пропусков сигналов, счетчик 23, дополнительный блок

24 совпадения, дополнительный блок 25 задержки, триггер 26 управления порогом.

Работает устройство следующим образом-.

При отсутствии сигнала на выходе сумматора 1 входных сигналов напряжение порога Uo порогового блока 2 устанавливается исходя из величины собственных шумов приемника с таким расчетом, чтобы выполнялось условие вероятность ложного обнаружения одиночного символа; относительный порог срабатывания; пороговое напряжение; дисперсия помех.

Пр.шяв значение отпосптсльного порога срабатывания / =2,144» отпошсние сигнал/ помеха h = 2,65 при скважпости импульсов

В = 10 получим F = 10 — ; вероятность пра- . вильного обнаружения сигнала 0 = 0,81; среднее число шагов поиска Z ð — — 4,3 X

Q 10"; среднее время поиска Т„ = 40.

При наличии на выходе блока 9 совпадения сигнала через время, равное длительности импульса с выхода блока 9, которое обеспечивается дополнительным блоком 25 задержки, триггер 26 опрокидывается и снижает напряжение порогового блока 2 до значения Uo.

Для этого случая l = 1,59; D = 0,92;

Т,р — 5 >< 10". При этом с формирователя

22 пропусков сигналов на вход счетчика 23 сигнал не подается. Сигнал в стробе с вто рого ключа 12 поступает на сброс счетчика

23, записывая в нем нулевое состояние.

Сигнал с инверсного выхода триггера 26 управления порогом запирает ключ 11, тем самым исключая ложную перефазпровку системы подстройки фазы.

Если на выходе порогового блока 2 нет информационного сигнала, то с выхода формирователя 22 пропусков сигналов, который открывается стробами с формирователя 16 стробов, на счетчик 23 попадают импульсы, которые в нем записываются. При этом сигнал в стробе с ключа 12 на сбросовый вход счетчика не поступает. При подаче на счетчик 23 подряд и = 15 импульсов, триггер 26 управления порогом через дополнительный блок 24 совпадения опрокидывается и устанавливает первоначальное значение порогового напряжения Uo порогового блока 2. В это же время с инверсного выхода триггера

26 управления порогом сигнал поступает на ключ 11, открывая его для новой фазировки.

Таким образом, введение регулируемого порога позволяет получить выигрыш во времени синхронной работы на два порядка.

Формула изобретения

Устройство синхронизации импульсных приемников, содержащее последовательно соединенные сумматор входных сигналов, пороговый блок, первый и второй блоки задержки, первый блок совпадения, третий блок задержки и блок динамической памяти, к продвигающим входам которого подключен выход первого блока задержки через дифференцирующий блок, а выходы блока динамической памяти подключены к соответствующим входам второго блока совпадения, выход которого через последовательно соединенные формирователь передних фронтов сигнала, первый ключ и делитель частоты подключен к входам четвертого блока задержки, формирователя выходных импульсов и формирователя стробов, выход которого через последовательно соединенные второй ключ, к другому входу ко725256 иод

Составитель Е. Голуб

Техред А. Камышникова Корректор О. Гусева

Редактор И. Грузова

Заказ 371/14 Изд. № 242 Тираж 729 Подписное

НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

5 торого подключен выход порогового блока, дискриминатор ошибок, интегратор и блок управления подключен к другому входу делителя частоты, причем выход генератора опорной частоты подключен к управляющему входу блока управления, а выход четвертого блока задержки через формирователь двух полустробов подключен к другому входу дискриминатора ошибок, о т л и ч а юще е с я тем, что, с целью сокращения времени вхождения в синхронизм, введены последовательно соединенные формирователь пропусков сигнала, счетчик и дополнительный блок совпадения, выход которого подключен к одному из входов триггера управления порогом, к другому входу которого подключен выход дополнительного блока задержки, при этом к входу дополнительного блока задержки подключен выход второго блока совпадения, инверсный выход триггера управления порогом подключен к другому входу первого ключа, а прямой выход — к управляющему входу порогового блока, выход которого и выход формирователя стробов подключены к соответствую1О щим входам формирователя пропусков сигнала, а к управляющему входу счетчика подключен выход второго ключа.

Источники информации, принятые во внимание при экспертизе

t5 1. Авторское свидетельство СССР № 605327, кл. Н 041 7/04, 1976 (прототип).