Устройство для передачи и приема дискретных сигналов

Устройство для передачи и приема дискретных сигналов

Иллюстрации

Показать все

Реферат

 

ь

I <

О П Й O A- Í-.М Е

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик (ь726560

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к авт. свид-ву (22) Заявлено 10.1077 (2I ) 2533224/18-24 с присоединением заявки ¹â€” (23) ПриоритетОпубликовано 050480 Бюллетень ¹ 13

Р1 М К„г

С 08 С 19/28

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 62 1 . 3 98 (088.8) Дата опубликования описания 1o ° 04 -80 (72) Авторы изобретения

10. В. Сулимов и Ф. Г. Фомичев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА

ДИСКРЕТНЫХ СИГНАЛОВ

Изобретение относится к устройствам передачи и приема дискретных сигналов, используемых на дуплексных ка-. налах связи в условиях воздействия помех.

Известно устройство (1) для пере; дачи и приема дискретных сигналов, используемое на дуплексных каналах связи с различной величиной запазды- вания в прохождении по ним сигналов для повышения достоверности передачи информации в условиях воздействия канальных помех.

В известном устройстве канал обратной связи используется для передачи сигналов запроса или квитанции о принятых кодовых комбинациях, что сни:жает скорость передачи информации.

Наиболее близким по технической сущности к изобретению является уст-. ройство (2) для передачи и приема дискретных сигналов, содержащее первый переключатель, выход .которого подключен ко входу кодирукщего блока и через первый накопитель-повторитель к первому входу первого переключателя.

Первый выход кодирующего блока соединен с первым входом первого блока сло-. жения, второй выход — co входом второго элемента задержки, выходы которого соединены с первыми входами соответствующих блоков сравнения. Выход второго блока сложения подключен ко вторым входам блоков сравнения, выходы которых ьтодключены ко входам соответствующих регистров и к первым входам соответствукщих элементов управления. Выходы регистров соединены со входами блоков памяти, выходы которых подключены ко вторым. входам соответствующих элементов управления, выходы которых соединены с первыми входами элемента памяти, первого счетчика и с первыми выходами декодирующего блока и элемента памяти.

Первый выход первого счетчика подключен к третьему входу первого переключателя, второй выход — к первому входу второго накопителя-повторителя, ко второму входу которого подключен .второй выход декодирующего блока.

Третий вйход счетчика соединен со вторьм входом элемента памяти, а третий выход декодирующего блока — co вторым входом второго блока сложения.

Выход первого блока сложения подключен к первому выходу устройства, выход второго накопйтеля-повторителя—

726560

<о второму выходу устройства, а выход первого блока задержки — ко второму зходу первого блока сложения.

Недостатком известного устройства является- отсутствие контроля исправности функциональных блоков и узлов, что снижает надежность устройства.

Целью изобретения является повыщение надежности устройства.

Поставленная цель достигается тем, что в предложенное устройство введены второй и третий переключатели, второй и третий счетчики, блок управления, датчик, анализатор, триггер, коммутатор и третий элемент задержки, Выход датчика подключен к первому вхо,— фу второго переключателя, второй вход которого соединен с первым входом устройства, а выход — co вторым входом первого переключателя. Выход блока управления подключен к третьему входу второго переключателя, к первым входам второго и третьего счетчиков, к первому входу триггера, к первому входу коммутатора, к первым входам анализатора и третьего переключателя, второй вход которого соединен с выходом первого блока сложения, а третий вход — кб вторым входам устройства. Выход третьего переключателя соединен с первыми входами декодирующего блока и второго блока слЬжения. Выход второго накопителя-повто"рителя подключен ко второму входу анализатора, выход которого соединен со вторым входом второго счетчика. Выходы элементов управления подключены ко второму входу триггера, третий вход которого соединен с выходом второго счетчика. Выход триггера подклю чей"I

Структурная схема устройства показана на чертеже.

Устройство содержит первый переключатель 1, первый накопитель-повторитель 2, кодирующий блок 3, первый блок сложения 4, первый элемент задержки 5, первый счетчик 6, второй накопитель-повторитель 7, элемент па-. мятц 8, декодирующий блок 9, второй элемент задержки 10, второй блок сложения 11, блоки сравнения 12-14, ре- гистры 15-17, блоки памяти 18-20, элементы управления 21-23, датчик 24, анализатор 25 контрольной последовательности сигналов, второй 26 и тре тий 27 переключатели, блок управле— ния 28, второи 29 и третий 30 счетчики, третий элемент задержки 31, ком мутатор 32 и триггер ЗЗ, первый вход.34, второй выход 35, второй вход 36, первый выход 37.

Устройство работает следующим обра зом.

Блок управления 28 сигналами со своих выходов определяет два режима работы устройства: рабочий режим — передача и прием информационных сигналов по каналам связи, и контрольный режим — передача и анализ на приеме контрольной последовательности сигналов .

В рабочем режиме сигналы с выхода блока управления 28 устанавливают переключатели 26 и 27 и коммутатор

32 в положения, обеспечивающие под t5 ключение соответственно первого (информационного) входа 34 .устройства к первому входу переключателя 1, второго (канального) входа 36 устройства ко входу декодирующего блока 9 и перЩ вому входу блока сложения 11, второго выхода декодирукщего блока 9 ко входу элемента задержк и 5 чере з коммутатор 32 и элемент 31 без внесения допол..ительного запаздывания при прохождении сигналов по этому тракту. В этом режиме работа предложенного устройства аналогична работе известного устройства.

При переходе в контрольный режим по сигналам с выхода блока управления

28 уста навлива ется в исходное положение триггер 33, счетчики 29, 30, изменяется положение переключателей 26, 27 и подключается анализатор 25 для анализа сигналов с вйхода накопителяповторителя 7. Сигналы контрольной последовательности с выхода датчика

24 через переключатели 26 и 1 поступают в кодирующий блок 3 и накопительповторитель 2. В блоке 3 поступившие сигналы преобразуются в комбинации избыточного кода. Затем сигналы кодовой комбинации с выхода блока 3 через блок сложения 4, где производится сложение проверочных символов кодовой комбинации с проверочными символами, образованными декодирующим блоком 9, поступают через выход

37 устройства, переключатель 27 на. вход декодирукщего блока 9 и первый вход второго блока сложения 11. Декодирующий блок 9 по информационным символам этой комбинации формирует проверочным символы и выдает из с одного из своих выходов на второй вход блока сложения 11 и через коммутатор

32, элементы зацержки 31 и 5 на второй вход блока сложения 4. Элемент задержки 5 обеспечивает согласование во времени поступления сигналов на первой и второй входы блока 4. Так как в начальной стадии контрольного режима сигналы с выхода декодирукщего блока 9 проходят через блоки 32 и 31 на вход элемента 5 без запаздывания, то в блоке сложения 4 проверочные символы, сформированные блоком 9 по

726560 информационным символам комбинации, поступившей на его вход в данный момент, складываются с проверочными символами следующей передаваемой комбинации. Поэтому сигналы с выхода блока сложения 11, являющиеся результатом сложения проверочных символов, поступивших вместе с комбинацией, и символов, сформированных декодирующим блоком 9, совпадают с контрольными символами, сформированными кодирующим блоком 3 и поступающими с первого выхсда элемента задержки 10 на вход блока сравнения 12. Входные сигналы на остальных блоках сравнения не совпадают один с другим. Если в это время открыт элемент управления, подсоединенный к выходу блока сравнения с несовпадающими входами то на входы счетчика 6 и элемента памяти 8 поступают сигналы ошибка, переводя устройство в режим запроса и пов- 2О торения комбинаций. Сигналы ошибка поступают также на второй вход триггера 33, удерживая его в исходном положении. В этом случае на вход анализатора 25 входные сигналы не поступают. Однако после появления нескольких сигналов совпадения на выходе блока сравнения 12 сигнал с выхода регистра 15 изменяет состояние блоков памяти 18-20, открывает элемент управ- щ() ления 21, подключенный к блоку сравнения 12 и закрывает другие элементы управления, Сигнал ошибка с выхода элементов 21-23 не поступает. По окончании цикла запроса на вход анализато- З5 ра 25 с выхода второго накопителя-повторителя 7 начинают поступать сигналы.

Если поступившие на вход анализатора 25 сигналы соответствуют контрольной последовательности, то с выхода анализатора 25 на вход счетчика О

29 начинают поступать сигналы, под воздействием которых счетчик 29 срабатывает и выдает сигнал на первый вход триггера 33, переводя триггер из исходного состояния (например, ну- 45 левого ), в другое (единичное ) .

По сигналу с выхода триггера при переходе его в единичное состояние срабатывает коммутатор 32 и подключает второй выход декодирующего бло- gg ка 9 ко второму входу элемента задержки 31, вводя тем самым дополнительную задержку в цепь прохождения проверочных символов из блока 9 в первый блок сложения на время, рав ное длительности передачи одной кодовой комбинации.

В результате этого совпадение сигналов происходит уже не на входах блока сравнения 12, а на входах блока сравнения 13, один из входов которого подключен ко второму выходу элемента 10. Сигналы ошибка с выхода блока 12 через открытый элемент управления 21 поступают на второй вход триггера 33, переводя его в нулевое состояние, и на вход счетчи- 65 ка 6 и переводит устройство в режим запроса до тех пор, пока под воздействием сигналов совпадения.с выхода блока сравнения 13 через регистр 16 и блок памяти 19 не закрывается элемент управления 21, через который проходили сигналы ошибка, и не открывается элемент управления 22, подключенный к блоку сравнения 13 с совпадающими входными сигналами, т. е. пока не прекратится поступление на вхсд счетчика 6 сигналов ошибка .

После выхсда устройства из режима запроса на вход анализатора 25 опять начинают поступать сигналы контрольной последовательности.

При правильном ее приеме анализатор 25 начинает выдавать на вход счетчика 29 сигналы, под воздействием которых счетчик 29 вырабатывает сигнал на переключение триггера 33. Сигнал с выхода триггера поступает на переключение коммутатора 32. Коммутатор

32 подключает сигналы проверочных символов с выхода декодирующего блока

9 на третий вход элемента задержки

31, увеличив тем самым задержку в прохождении снгналов с выхода блока 9 на вход блока 4 на время, равное длительности передачи одной комбинации. В результате с выхода элемента управления 22 начинают выдаваться сигналы ошибка, так как сигналы на входе блока сравнения 13 перестают совпадать один с другим, а совпадение входных сигналов происходит на входах блока сравнения 14.

В дальнейшем устройство работает аналогично.

Полная проверка исправ нос ти действия всех узлов и блоков устройства завершается после установления такой величины задержки в элементе 31, когда совпадение входных сигналов происходит в блоке сравнения, подключенным к последнему выводу элемента задержки 10. Триггер 33 под воздействием сигналов с выхода счетчика 29 и с объединенного выхода элементов управления 21-23, поступающих на ра зные входы триггера, периодически изменяет свое состояние, обеспечивая управление коммутатосчетчиком, емкость которого выбрана рав ной числу выв одов с элемента задержки 10 или большей, чем это число. Появление сигнала с выхода счетчика 30 на входе блока управления 28 служит признаком окончания контрольной проверки работо-. способности устройства. При исправном действии всех узлов и блоков устройства время его контрольной проверки всегда одинаково.

При появлении неисправности время контрольной проверки увеличивается.

Поэтому производя измерение времени или подсчета, числа тактов работы устройства от момента переключения его в режим контроля и до момента пос:туп726560

:ления в блок управления 28 сигнала с выхода счетчика 30, можно судить о результате контрольной проверки устройства. Задержка в срабатывании счетчика 30 происходит при нарушении периодичности поступления на управляю- 5 щие входы триггера 33 сигналов ошибка и сигналов с выхода счетчика 29. 1ак при наличии неисправ ностей в тракте передачи информационных сигналов анализатор 25 контрольной последовательности сигналов не вырабатынает сигналы соответствия и не выдает их на вход счетчика 29. При наличии не.исправностей, приводящих к йостоянному выделению сигналов ошибка, например при отказах кодирукщего или декодирующего блоков, блоков сложения, а также элементов задержки, блоков сравнения, регистров, блокбв памяти, при несогласованных задержках в прохождении сигналов через элемент 2О

31 и через элемент 10 от его входа до выхода, подключенного через соотв ветствующий блок сран нения к открыто му элементу управления, сигналы на входы третьего счетчика также посту- 25 пают, что приводит к задержке окончания контрольного режима и обнару жейию, таким образом, наличия неисйравности в устройстве °

Предложенное устройство позволяет щ проверить исправность действия практически всех узлов и блоков устройства, что повышает-его йадежность.

Формула изобретения

Устройство для передачи и прйема дискретных сигналов, содержащее первый переключатель, выход котороГО подключен ко входу кодируицего блока и через первый накопитель-понто- 4О ритель к первому входу первого переключателя, первый выход кодирунхцего блока соединен с первым входом перного блока сложения, второй выход кодирующего блока подключен ко входу 45 второго элемента задержки, выходы которого соединены с первыми входами соответствующих блоков срав не ния, выход второго блока- сложения пбдЮйочен ко вторым входам блоков срав нейй я, 5О выходь которых подключены ко входам соответствующих регистров и к перс вым входам соответстнукщих элемейтов управления, выходы регистров соединены cb входами блоков памяти, выходы котрых подключены ко вторым входам соответстнукщих элементов управления, выходы которых соединены с первымй входами элемента памяти, первого счет чика и с первыми выходами Лекодирую щего блока и элемента памяти, первый 60 выход первого счетчика подключен к

Третьему входу первого переключателя, второй выход первого счетчика соединен с первым входом второго накопител я- п он т орителя, ко,в т орому входу к оторого подключен второй выход декодирукщего блока, третий выход счетчика соединен со вторым вх6дом элемента памяти, третий выход декодирующего блока соединен со вторый входом второго блока сложения, выход первого блока сложения подключен к первому выходу устройства, выход второго накопителя-повторителя соединен со вторым выходом устройства, выход первого блока задержки подключен ко второму входу первого блока сложения, о тл и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены второй и третий переключатели, второй и третий счетчики, флок управления, датчик, анализатор, триггер, коммутатор и третий элемент задержки, выход датчика подключен к первому входу второго переключателя, второй вход которого соединен с перным н.- одом устройства, а выход — со вторым вход ом первого переключателя, выход блока управления подключен к третьему входу второго переключателя, к первым входам второго и третьего счетчиков, к первому входу триггера, к первому входу коммутатора, к первым входам анализатора и третьего переключателя, второй вход которого соединен с выходом первого блока сложения, а третий вход подключен ко вто рому входу устройства,. выход третьего переключателя соединен с первыми входами декодирующего блока и второго блока сложения, выход второго накопителя-повторителя подключен ко второму входу анализатора, выход которого соединен со вторым входом второго счетчика, выходы элементов управления. подключены ко второму входу триггера,третий вход которого соединен с выходом второго счетчика, выход триггера подключен ко второму входу коммутатора, и ко второму входу третьего счетчика, выход которогo соединен со входом блока управления, третий выход декодирукщего блока подключен к третьему входу коммутатора, выходы которого соединены с соответствующими входами третьего элемента задержки, выход гретьего элемента задержки подключен ко второму входу первого элемента задержки, Источ ники информации, принятые во внимание при экспертизе

1. Авторское свидетельс тн о СССР

М 447745, кл. G 08 С 25/02, 26.03.73.

2. Авторское свидетельство СССР

Ф 557403, кл. G 08 С 19/28, 13.10.75 (прототип) .

726560

Заказ 655/36

Тираж 682

Подл ис н се

IlHHHIIH Государственного комитета. СССР по делам изобретений и открытий

113035, Москва,. Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная. 4

Составитель Н. Лысенко

Редактор Л. Утехина Техред M.IIeTKo Корректор Ю. MaKapeHKG