Запоминающий модуль для постоянных блоков памяти

Запоминающий модуль для постоянных блоков памяти

Иллюстрации

Показать все

Реферат

 

с :. «С

1

О--П И С a H И е 726586

Союз Советских

Социалнсткческих

Республик

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (I

/ ,Ф (6! ) Дополнительное к авт. свкд-ву.(22) Зан влено 23. 12.77 (2 ) 2558636/18-24 (5!)М. Кл.

G 11 С 11/00 с присоединением заявки М

ВЬсударотеениый комитет

СССР (M) УДК 628.327..6 (088.8) (23) Приоритет

Опубликовано 05.04.80 Бюллетень .% 13 до делам изобретений и открытий

Дата опубликования описания 08.04.80 (72) Авторы изобретения

И. Я. Козырь, В. М. Корсунский и О. A. Петросян

Московский институт электронной техники (7!) Заявитель (54) ЗАПОМИНАЮЩИЙ МОДУЛЬ ДЛЯ ПОСТОЯННЫХ

БЛОКОВ ПАМЯТИ

Изобретение относится к области вычислительной техники, в частности к микроэлектронным ЗУ и может быть использовано в устройствах обработки цифровой информации в качестве памяти подпрограмм, табличных данных, функций, преоб» разователей кодов и др.

Известен звпоминакеций модуль для

: постоянных блоков памяти, содержащий матричный накопитель с элементами свя зи на диодах !1)

Из известных . запоминающих модулей для постоянных блоков памяти наиболее. близким по технической сущности к изоб-, ретению является запоминающий модуль, содержащий матричный накопитель с эле-, ментами связи на анодах, элементы согласования на резисторах, вентильные элементы на диодах, элементы форсирования исходного состояния на диодах, две дополнительные шины с элементами связи запоминающего модуля на диодах, предназначенные для варьирования раз/ рядности запоминающего модуля, и звшитные элементы нв диодах (21

Недостатками этих запоминающих модулей являются высокий уровень выходного сигнала логического нуля, большая

1 выходная емкость и отсутствие расшифровки адреса.

Это снижает их надежность и ограни чивает повышение степени интеграции.

Целью изобретения является повышение надежности и степени интеграции запоминающего модуля.

Для достижения этой цели предложенный запоминающий модуль дополнительно содержит первую группу вентильных элементов на диодах, адресные шины и адресные элементы связи на диодах, катоды которых подключены к адресным шинам, а аноды — к разрядным шинам запоминакхцего модуля. Аноды диодов вентильных элементов первой группы подключены к катодам диодов вентильных элементов, а катоды — к ю етьим соответствукхцим выводам - /

726586 рапоминающ его модуля, к которым подключены также аноды соответствую щих диодов элементов форсирования исходного -состояния.

При варьировании разрядности для повышения надежности запоминающий модуль содержит вторую группу вентильных элементов на диодах. .На чертеже представлена электрическая. схема предложенного запоминающего модуля.

Запоминающий модуль содержит матричный накопитель 1, разделенный на

Ю секций, гдето - число разрядов двоичных слоев, разрядные шины 2, к кото- 15 рым подключены аноды диодов элементов связи 3, элементы согласования íà резисторах 4, аноды диодов вентильных элементов 5, аноды диодов элементов связи запоминающего модуля 6, предназ- 2о наченные для варьирования разрядности, и аноды диодов адресных элементов связи 7 адресного 6пока 8. Вторые выводы элементов согласования va резисторах 4 подключены к соответствующим первым выводам запоминающего модуля. Числовые шины 9 матричного накопителя 1 соеднйейы с катодами диодов элементов связи 3 и имеют внешние выводы

Адресные шины 10 соединены с катодами диодов адресных элементов связи 7 и имеют внешние выводы 9 Вентильные " элемейтьт на диодах первой группы 11 подключены анодами к выходам (катодам) рептильных элементов на диодах 5, а ка тодами — ко входам (анодам) диодов

Жемеитов форсирования исходного состоя ния 12. Дополнительные шины 13 для варьирования разрядности соединены с катодами диодов алементов связи эапоми4О нающего модуля 6, предназначенные для варьирования разрядности, и с анодом диодов вентильных элементов второй группы 14. Выходы (катоды) последних

45 соедийены с анодами диодов элементов форсирования исходного состояния 15.

Выходы (катоды) диодов элементов фор сирования исходного состояния 12 и 15 подключены ко второму общему выводу

M запоминающего модуля, а катоды диодов вентильных элементов первой и второй групп подключены к третьим и четвертым выводам запоминающего модуля соответ. ственно.

Запоминающий модуль работает следующим образом.

На один из первых выводов запомина- ктпего модуля подается высокий уровень

4 напряжения (на остальные первые выводы подается низкий уровень напряжения).

При этом в каждой секции предварительно выбираются те разрядные шины, которые через элементы согласования на резисторах подключены к. тому выводу запоминающего модуля, на который подан высокий уровень напряжения. Выбор одной разрядной шины в каждой секции осушествляется подачей соответствующей комбинации высоких и низких напряжений на входы М ,Для выбора необходимого. слова из всех М входов, kpoMe одного, подается высокий уровень напряжения. При этом выбраны те элементы связи на диодах, выходы (катоды) которых подключены к тому входу )(, на который подан низкий уровень напряжения. При этом с выхода запоминающего модуля считыв ается -;эазрядное слово., Таким образом, надежность и степень .интеграции предлагаемого запоминающего модуля по сравнению с известными повышены.

Ф о р м у л а ° и з о б р е т е н и я

1. Запоминающий модуль для постоянных блоков памяти, содержащий матричный накопитель с элементами связи на диодах, аноды которых подключены к разрядным шинам запоминающего модуля, а катодык числовым шинам, элементы согласования на резисторах и вентильные эпементы на диодах, аноды которых и одни выводы резисторов элементов согласования подключены к разрядным шинам, а другие выводы - к первому выводу запоминаю щего модуля, элементы форсирования исходного состояния на диодах, катоды которых подключены ко второму общему выводу запоминающего модуля, о т л и:ч а ю m и и с я тем, что, с целью повышения надежности и степени интеграции запоминающего модуля, он содержит первую труппу вентильных элементов на диодах,: i адресные шины и адресные элементы связи на диодах, катоды которых подключены к адресным шинам„а аноды — к разрядным шинам запоминающего модуля, аноды диодов вентильных элементов первой группы подключены к катодам диодов вентильных элементов, а катоды - к тре-: тьим соответствующим выводам запоминающего модуля, к которым подключены также аноды соответствующих диодов

726586

5 элементов форсирования исходного состояния.

2. Модуль по и. 1, о т л ичающ и Йс я тем, что онсодержит вторую группу вентильных элементов на диодах, аноды которых подключены K соответствуюпим элементам связи запоминающего модуля, а катодык его четвертым выводам.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 312310, кл, G 11 С 17/00, 1969.

2. Патент США № 3671948, кл. 340-174.3, опублик. 1972 (прототип ).

У

Составитбль И. Козырь

Редактор Л. Утехина Техред М. Петко Корректор H. Стен

Заказ 666/38 Тираж 662 Подписное

Ш1ИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, г. Ужгород, ул, Проектная, 4