Устройство для определения наличия металла в валках реверсивного обжимного или балочного стана

Устройство для определения наличия металла в валках реверсивного обжимного или балочного стана

Иллюстрации

Показать все

Реферат

 

о Ыие

ИЗОБРЕТЕНИЯ

Союз Советских

Соцналыстмческих

Республик («),728951 (61) Дополнительное к авт. свид-ву— (22) Заявлено 010277 (21) 2447547/22-02 с присоединением заявки ¹вЂ” (23) Приоритет

Опубликовано 250480, Бюллетень ¹ 15

Дата о«ублииования описания 30 . 04, 80

В 21 9 37г00

С 06 F 7/24

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 621 . 771..012:621.317 (088.8) (72) Авторы изобретения

Б. А. Орлов, Э. A. Осинин и О. A. Березовский (71) Заявитель

Киевский институт автоматики им. XXV съезда КПСС (54 ) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ НАЛИЧИЯ

МЕТАЛЛА В ВАЛКАХ РЕВЕРСИВНОГО ОБЖИМНОГО

ИЛИ БАЛОЧНОГО СТАНА

Изобретение предназначено для использования в процессах прокатки и может быть использовано для определения наличия металла в валках реверсивного обжимного или балочного прокатных станах.

Наиболее близким по технической сущности и достигаемому результату к изобретению является устройство, со- )Q держащее сдвигающее запоминающее устройство для хранения результатов измерения сигналов íà N слов (элементов одной выборки), вычислительное устройство (включающее схему управления и схему сравнения результатов измерений) и схему сравнения статистики с порогом (компаратор), причем вход запоминающего устройства соединен с выходом аналогово-цифрового преобразователя, а выход со входом вычислитель. ного устройства, вход которого соединен также с аналого-цифровым преобразователем, а выход через схему И— со схемой сравнения с порогом (1) .

В силу того, что принимаемые сигналы модулироваHH по амплитуде в со ответствии с формой диаграммы направленности антенны локатора, в принимаемых данных при наличии сигнала появ-ЗО ляется характерный ранговый порядок, благодаря чему оказывается возможным применение критерия проверки гипотезы о тренде. При этом сдвигающее запоминающее устройство при поступлении каждого очередного результата измерения сдвигает всю информацию, хранимую в нем, на 1 адрес.

Однако при произвольном характере поведения сигнала, не имеющего характерного рангового порядка (например, тока якоря двигателя, статического момента прокатки, давления на валки) в интервалы времени нахождения металла в валках прокатного стана, т. е. для проверки гипотезы о сдвиге сигнала, известное устройство не может обеспечить приемлемой вероятности правильного обнаружения сигнала.

Целью изобретения является повышение надежности устройства в работе во всех фазах реверсивной прокатки, включая захват, прокатку, выброс и паузу, и сокращение .времени определения наличия металла в валках.

Это достигается тем, что устройство содержит схему управления чтением и записью, схему сравнения отсчетов, схему сравнения с порогом, запоминающее

728951 устройство, выполненное в виде матрицы на N слов по И разрядов и шины сдвига и сброса информации, причем входы схемы управления чтением и записью соединены с выходами аналого-цифрового преобразователя, генератора синхроимпульсов, запоминающего устройства и одним из выходов схемы сравнения отсчетов, а выходы — c одним из входов схемы сравнения отсчетов, схемы сравнения с порогом и запоминаюцего устройства, входы схемы сравнения отсчетов соединены с выходом аналого-цифрового преобразователя, а один иэ выходов — с одним иэ входов схемы сравнения с порогом, входы запоминающего устройства соединены с шинами сдвига и сброса и выходами схемы управления чтением и записью. Кроме того, устройство содержит дополнительно сдвигатель, схемы выделения первого импульса и управления режимами, состоящие иэ триггера, 20 трех схем ИЛИ, двух схем И, причем входы схемы выделения первого импульса соединены с выходом генератора синхроимпульсов и с шиной сдвига, а выход — со входом сдвигателя, другой 75 вход которого соединен с шиной сдвига.

Выходы сдвигателя соединены со входами запоминающего устройства, один иэ выходов триггера соединен одним иэ входов схемы управления чтением и эапи10 сью, а другой — с другим входом схемы управления чтением и записью, шиной сброса, входом схемы сравнения с порогом, входом первой схемы И и через вторую схему И вЂ” с шиной сдвига; второй вход первой схемы И соедииен с выходом схемы управления чтением и записью, на второй вход второй схемы И вЂ” c выходом первой схемы ИЛИ, входы которого соединены с выходами схемы управления чтением и записью 40 и схемы сравнения отсчетов соответственно; один из входов триггера соедиНен с выходом второй схемы ИЛИ, один иэ входов которой соединен с выходом сравнения с порогом, а другой — с выходом первой .схемы И, другой вход триггера соединен с выходом третьей схемы ИЛИ, один из выходов которой соединен с выходом схемы сравнения с порогом, а другой — с выходом внешне- 5О

ro устройства.

На чертеже представлена структурная схема предлагаемого устройства.

Она содержит сдвигатель 1, матричное запоминающее устройство 2, состоящее иэ элементов памяти на триггерах,55 схему 3 выделения первого импульса, схему управления. режимами, состоящую нэ триггера 4, схем ИЛИ 5-7,схем И 8 и 9, схему 10 управления чтением и записью, схему ll сравнения отсчетов, 60 схему 12 сравнения с порогом, шину сдвига информации и шину Г сброса информации.

Входы сдвигателя 1 соединены с шийой а сдвига информации и выходом схемы 3 выделения первого импульса, а выходы сдвигателя 1 — со входами элементов памяти запоминающего устройства 2, входы каждого из которых соединены также с шинами сдвига 0 и сброса д информации соответственно и шинами 13-15 чтения, записи и управления. Входы схемы 3 выделения первого импульса соединены с выходом генератора синхроимпульсов и шиной cl сдвига информации, а выход — со входом сдвигателя 1.

Входы триггера 4 через схемы ИЛИ

5 и б и схему И 9 соединены с выходами схемы 10 управления чтением и записью и схемы 12 сравнения с порогом, а также с входной клеммой 16 подачи сигнала от внешнего устройства.

Выходы триггера 4 соединены со входами схемы 10 управления чтением и записью и схемы 12 сравнения с порогом„ с шиной о сброса информации, входом схемы И 9 и через схему И 8 — с шиной д сдвига информации.

Входы схемы 10 управления чтением и записью соединены о выходами триггера 4, аналого-цифрового преобразователя, генератора синхроимпульсов, схемы 11 сравнения отсчетов и шиной

13 чтения. Выходы схемы 10 управления чтением и записью соединены с шинами записи 14 и управления 15, входом схемы 11 сравнения отсчетов, входом схемы 12 сравнения с порогом, входом схемы И 9 и через схему ИЛИ 7 и схему И 8 с шиной 0 сдвига информации.

Входы схемы сравнения отсчетов 11 соединены с одним иэ выходов схемы 10 управления чтением и записью и выходом аналогово-цифрового преобразователя, а выходы — со входом схемы 12 сравнения с порогом, с одним из входов схемы 10 управления чтением и записью и через схему ИЛИ 7 и схему И

8 с шиной g сдвига информации.

Входы схемы 12 сравнения с порогом соединены с одним из выходов схемы.10 управления чтением и записью„ выходом схемы 11 сравнения отсчетов и выходом триггера 4, а выходы — с выходными клеммами 16 — 18 и входами схем ИЛИ 5 и 6.

Работа предлагаемого устройства основана на реализации непараметрического двухвыборочного рангового критерия Вилкоксона проверки гипотезы о сдвиге сигнала. Согласно этому критерию необходимо запоминание обучающей и проверяемой выборок результатов иэмерения сигнала, построение вариационного ряда их, подсчет суммы рангов одной иэ выборок в общем вариационном ряду и сравне,е сумжа рангов с порогом.

С целью повышения быстродействия устройства (без снижения эффективности обнаружения сигнала) в предложенном устройстве построение вариационного ряда выборки и подсчет суммы ран728951 гов происходит в темпе поступления информации. При этом запоминается и ранжируется только обучающая ныборка, а каждый последовательно поступающий элемент проверяемой выборки сравнивается с ранжиронанным рядом, и результаты сравнения используются для подсчета суммы рангов обучающей выборки в общем вариационном ряду. Это достигается схемой построения матричного запоминающего устройства и сднигателя, позволяющего параллельно (за 1 такт) сдвигать на 1 адрес часть массива элементов выборки.

В матричном запоминающем устройстве элементы обучающей выборки хранятся в порядке возрастания их величины, причем меньшие элементы выборки ðàñполагаются и более младших адресах.

При поступлении очередного элемента обучающей выборки он сравнивается по величине последовательно с уже запом-Я ненными. Сравнение происходит до нахождения элемента, большего по величине, чем поступивший. После этого часть массива элементов обучающей выборки, начиная с первого элемента, д большего поступившего, сдвигается на

1 адрес в направлении увеличения адреса.

Если же поступивший элемент больше всех уже запомненных он записывается за самым старшим элементом. Процесс ранжировки продолжается до заполнения всех элементов памяти запоминающего устройства.

После этого начинается цикл (режим) обнаружения. Элементы проверяемой выборки в темпе поступления информации сравниваются последовательно с запомненными элементами обучающей выборки, начиная со старшего. Сравнение осуществляется до первого элемен- 4О та обучающей выборки, меньшего поступающего. При этом по каждому сравнению, давшему результат больше, к числу, определяющему сумму рангов, добавляется единица. При поступлении последнего элемента проверяемой выборки производится сравнение накопленной суммы рангов с пороговой величиной. При превышении порога выдается признак нет отсутствия сигна- gg ла, в противном случае признак да наличия сигнала, при этом признак да запоминается. Переход н режим обучения происходит при получении двух подряд приэнакон нет и нали- 5 чия запомненного призна а да или при поступлении внешнего сигнала на обучение. Взаимодействие элементов устройства происходят следующим образом.

При включении устройства или пода.че сигнала от внешнего устройства на клемму 16 устанавливается режим обучения. Синхронизация всех операций осуществляется по сигналам генератора синхроимпульсов, выдающего две серии 65 импульсов СИ1 и СИ2, ко †ор поступают на клеммы 20, 21 и далее на входы схемы 10 упранления чтением и записью и вход схемы 3 выделения первого импульса. Поступающие от аналогоцифронсго преобразователя на клемму

19 и на вход схемы 10 управления чтением и записью элементы обучающей выборки cpa=-нинаются последовательно, начиная с младшего адреса, с запомненными н запоминающем устройстве 2 числами. При нахождении числа большего,. чем поступившее, схема 11 сравнения отсчетов, выдает сигнал больше, который через схему И 8, открытую режимом обучение, поступает по шине С! сдвига информации в цепи. сдвига информации. Информация в запоминающем устройстве 2, начиная с адреса, н котором находится первое число, большее поступившего, сдвигается на 1 адрес н с — îðîíó увеличения адреса. Определение части массива, подлежащей сдвигу, производятся с помощью сдвигателя 1.

В исходном состоянии при отсутствии единиц во всех разрядах сдвигателя 1 открыты нсе цепи сдвига. По каждому синхроимпульсу СИ1 происходит сдвиг содержимого сдвигателя на 1 разряд и н освободившийся младший разряд заносится единица..

Наличие едиьицы н разряде сдвигателя 1 означает запрещение сдвига информации и группе элементов памяти„ составляющих один адрес и подключенных к данному разряду сдвигателя, что достигается подачей запрещающего уровня в цепи сдвига данного адреса, В начале цикла сравнений происходит выделение первого импульса, что обеспечивает отставание продвижения запрещающих уровней на 1 адрес.

Первое поступившее с аналого-цифроного преобразонателя число сравнивается с нулевым значением первого адреса запоминающего устройства 2, поэтому сигнал больше вырабатывается по перному импульсу, и поступившее число записывается в первый адрес.

При заполнении всех элементов памяти запоминающего устройства 2 схема 10 управления чтением и записью выдает импульс, который через открытую режимом обучение схему И 9, и схему ИЛИ 5 перебрасывает триггер режима 4, устройство переходит в режим обнаружения.

В режиме обнаружения схема И 8 закрыта, сдвиги информации в запоминающем устройстве не производятся.

Числа, принимаемые с АЦП, сравниваются с записанными в запоминающем устройстве 2, начиная со старших адресов, и схеме 11 сравнения отсчетов.

Если принятое число меньше запомненного, схема 11 формирует сигнал меньше, который поступает на схему 12 сравнения с порогом, где по каждому

728951 сигналу меньше добавляется единица к сумме рангов, По перному сигналу больше схема 10 управления чтением и записью возвращается в исходное состояние, т. е. в состояние подготовки чтения старшего адреса.

Следующее поступившее число снова сравнивается, начиная со старшего адреса. После обработки последнего числа схема 10 управлением чтением и записью выдает в схему 12 сравнения с порогом импульс, с поступлением которого в схеме 12 происходит сравнение накопленной суммы рангов с порогом.

Если сумма меньше порога, выдается сигнал да, что свидетельствует об наличии сигнала. При превышении порога выдается сигнал нет, соответствующий отсутствию сигнала. Сигнал да через схему ИЛИ 5 подтверждает состояние триггера 4 н режиме обнаружения. После получения двух сигналов 2Î нет следующих за сигналом да схема 12 сравнения с порогом через схему ИЛИ 6 вдает сигнал, перебрасынающий триггер режима 4, устройство переходит в режим обучения.

Передний фронт сигнала обучение с триггера 4 по шине сГ сброса информации подается на сбросовые нходы всех элементов памяти запоминающего устройства 2, сбрасывая таким образом все разряды матрицы в ноль.

Формула изобретения

Устройство для определения наличия металла в валках реверсивного обжимного или балочного стана, содержащее схему управления чтением и записью, схему сравнения отсчетов, схему сравнения с порогом, запоминающее устройство, выполненное в виде матрица íà N 40 слов по М разрядов и шины сдвига и сброса информации, причем входы схемы управления чтением и записью соединены с выходами аналого-цифрового преобразователя, генератора синхроимпуль-, б сов, запоминающего устройства и одним из выходов схемы сравнения отсчетов, а выходы — с одним из входов схемы сравнения отсчетов, схемы сравнения с порогом и запоминающего устройства, входы схемы сравнения отсчетов соединены с выходом аналого-цифрового преобразователя, а один из выходов — с одним иэ входов схемы сравнения с порогом, входы запоминающего устройства соединены с шинами сдвига и сброса и выходами схемы управления чтением и записью, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности н работе, в него дополнительно ннедены сдвигатель, схемы ныделения первого импульса и управления режимами, состоящие из триггера, трех схем ИЛИ, двух схем И, причем axon схемы выделения первого импульса соединены с выходом генератора синхроимпульсов и с шиной сдвига, а выход — со входом сдвигателя, другой вход которого соединен с шиной сдвига, выходы сднигате. ля соединены со входами запоминающего устройства, один из выходов триггера соединен с одним из входов схемы управления чтением и записью, а другой— с другим входом схемы упранления чтением и записью, шиной сброса, входом схемы сравнения с порогом, входом первой схемы И и через вторую схему И с шиной сдвига; второй вход первой схемы И соединен с выходом cxema упранления чтением и записью, а второй вход второй схемы И вЂ” с ныходом перной схемы ИЛИ, входы которой соединены с выходами схемы управления чтением и записью и схемы сравнения отсчетон соответственно, один из входов триггера соединен с выходом второй схемы ИЛИ, один из входов которой соединен с выходом схемы сравнения с порогом, а другой — c выходом первой схемы И, другой вход триггера соединен с выходом третьей схемы ИЛИ, один из входон которой соединен с выходом схемы сравнения с порогом, а другой — с выходом внешнего устройства.

Источники информации, принятые во внимание при экспертизе

1. Зарубежная радиоэлектроника, 1971, 9 4, с. 49-50 (прототип).

7?8951 и усяр слВа

Вихад

Составитель A. Сергеев

Редактор Т. Смирнова Техред 0.Андрейко Корректор И. Муска

Подписное

Заказ 1874/11

Тираж 98á цНйрПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r, ужгород, ул. Проектная, 4