Матричный накопитель для полупроводникового запоминающего устройства

Матричный накопитель для полупроводникового запоминающего устройства

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е („ 7296зе

ИЗОБРЕТЕНИЯ

Союз Советсккн

Соцмалкстмческик

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт. свид-ву (22) Заявлено 15.08.78 (21) 2656736/18-24 (51 ) M. Кл.

Я 11 С 11/40 с присоединением заявки НЙ

Государственный комитет (21) П риоритет ло делам изобретений н открытий

Опубликовано 25.04.80. Бюллетень Ж 15 (53) УД f(681.327. . 67 (088.8) Дата опубликования описания 25,04.80

С. А. Еремин, А. И. Стоянов, В. А,.Сухоруков и В. С. Хорошунов (72) Авторы изобретения (71) Заявитель (54) МАТРИЧНЫЙ НАКОПИТЕЛЬ ДЛЯ ПОЛУПРОВОДНИКОВОГО

ЗАПОМИНАЮШЕГО УСТРОЙСТВА

Изобретение относится к вычислительной технике и может быть использовано в оперативных запоминающих устройствах статическог о типа, Известны матричные накопители для полупроводниковых запоминающих устройств.

В одном из них стоки и затворы нагрузочных транзисторов ячеек памяти подключены постоянно к шинам питания fl) . А это определяет большую потребляемую мощность устройства.

В другом накопителе одна группа ячеек подключена к одной паре разрядных шин, образуя столбец, а другая группа ячеек подключена к адресной шине, образуя строку накопителя, нагрузки ячеек выполнены в виде поликремниевых .резисторов и постоянно подключены к шине питания (2)

Недостатком этого накопителя является о относительно высокая потребляемая мощность, так как весь массив ячеек в рабочем режиме и в режиме хранения информации потребляет мощность большую, чем это необходимо для сохранения информации. И только при работе от резервных источников питания во вспомогательном микромошном режиме накопитель потребляет минимальную мощность.

Переход во вспомогательный режим осуществляется путем снижения питающего

-напряжения всего накопителя. К тому же применение ионно легированных поликремниевых резисторов усложняет устройство.

Для уменьшения мощности, потребляемой блоками такого типа, применяются специальные системы питания, в частности применяется импульсное питание в режиме хранения (3) . Устройства питания в этом случае, как правило, располагаются на одной плате с накопителем, что усложняет конструкцию.

Наиболее близким техническим решением к изобретению является матричный накопитель для полупроводникового запоминающего устройства, содержащий запоминающие элементы на МДП-транзисторах, например шеститранзисториыеадресные. и разрядные выводы которых подключены к соответствующим словарньтм и разрядньтч шинам, первые вьтводы питания — к шине нулевого потенциала, а вторые вьтводьт питания — к шине питания f4t

Недостатком его является большая потребляемая мошность, так как запоминающие элементы постоянно подключены к шине питания.

Uenb изобретения — уменьшение потребляемой мощности и сохранение информации при пониженном питающем напряже нии.

Это достигается теч, что в матричный накопитель введены словарные транзисторы выборки, словарные транзисторы смещения, нагрузочный транзистор со встроенным каналом, транзистор обратной связи и опорный транзистор, исток которого соединен с шиной нулевого потенПИаЛа, а ЗатВОр И СТОК вЂ” С ттетбКОЧ траНзистора обратной связи, сток которого соединен с затвором и истоком нагрузочного транзистора и с затворами словарных транзисторов смещения, истоки которых соединены со вторыми выводами питания соответствующих запоминающих элементов на МДП-транзисторах и с истоками. соответствующих словарных транзис1оров выборки, затворы которых подключены к соответствуютдим словарным шинам, J стоки словарных транзисторов вьтборкя и словарных транзисторов смешения подключены к шине питания, соединенной со стоком нагрузочного транзистора и с затвороч транзистора обратной связи.

На чертеже дана структурная схема матричного накопителя.

Матричный накопитель содержит запоминающие элементы 1, словарные 2 и разрядные 3 шины, шину нулевого потенциала 4 и шину питания 5, словарные транзисторы 6 выборки, словарные транзисторы 7 смещения, нагрузочный транзистор 8 со встроенным каналом, транзистор обратной связи 9 и опорный транзистор 10. Вторые выводы 11 питания запоминающих элементов l объединены по строкам накопители.

Транзисторы 8, 9 и 10 образуют стабилизатор напряжения, формирующий на затворах транзисторов 7 опорное напряжение, мало зависящее от величины на пряжения питания и составляющее величину около 1,5 В.

При невьтбранных словарных шинах 2 питающее напряжение на запоминающие элементн 1 подается через пару транзясто9636 ров 6 и 7 исоставляетвеличину 1,3 В, что обеспечивает сохранение информации.

При вьтбрчнттой словарной шине 2 соответствующий транзистор 6 открывается, и на запоминающие элементы подается полное напряжение питания, что обеспечивает режим записи или считывания.

При питании от резервного источника литания с уменьшенным значением на10 пряжения на запоминающих элементах поддерживается напряжение, достаточное для сохранения информации, Такич образом, данная конструкция накопителя потребляет незначительную мощность и сохраттяет информацию при уменьшении напряжения питания до 1,5 B.

Фо рчула изобретения

Матричный накопитель для полупроводникового запоминающего устройства, 20 содержащий запоминающие элементы на

Р

МЛП-транзисторах, адресные и разрядные выводы которых подключены к соответствуютцич словарным и разрядныч шинам, первые выводы питания — к шине нулевого потенциала, и шину питания, о т— л и ч а ю щ и Й с я тем, что, с целью уменьшения потребляемой мощности и. сохранения информации при пониженном питающем напряжении, в него введены словарные транзисторы выборки, словарные транзисторы смещения, нагрузочный транзистор со встроенным каналом, транзистор обратной связи и опорный транзистор, исток которого соединен с шиной нулевого потенциала, а затвор и сток— с истоком транзистора обратной связи, сток которого соединен с затвором и истоком .нагрузочного транзистора и с затворами словарных транзисторов смещения, истоки которых соединены со вторычи выводами питания соответствующих запоминающих элементов на МДПтранзисторах и с истоками соответствующих словарных транзисторов выборки, затворы которых подключены к соответ-. ствующим словарным шинам, стоки словарных транзисторов выборки и словарных транзисторов смещения подключены к шине питания, соединенной со стоком нагрузочного транзистора и с затвором транзистора обратной связи.

Источники информации, принятые во внимание при экспертизе

1. Электроника, 1973, ¹9,,с. 48-55.

2. Электроника, 1977, ¹10,,с. 38-44, 3. Электроника, 1974, №6, с. 62-63.

4. Электроника, 1977, ¹ 16, с. 34-41 (прототип), 729636

Составитель Ю. Ушаков

Редактор Т. Клюкина Техред С. Мигай Корректор B. Синипкая

Заказ 1290/44 Тираж 662 Подписное

UHHHIlH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4